不具等待周期的系统芯片与运作方法技术方案

本发明专利技术涉及一种控制芯片与其数据存取方法，控制芯片包含一中央处理器（ＣＰＵ）及一接口控制电路，接口控制电路用以将内部数据存取地址转换并对应至一外部数据缓存区，由此，使得中央处理器直接存取数据于外部数据缓存区，数据存取方法，包含侦测内部数据存取地址是否属于内部存储区地址、将侦测之数据存取地址转换并对应至一外部存储区地址、当侦测得知为内部存储区地址时，发出请求以进行控制芯片对外部存储区之数据存取，当请求尚未确立前，暂停控制芯片的数据存取动作、及当外部存储区响应请求后，回复控制芯片，对外部存储区进行数据存取。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种控制芯片与其运作方法，特别是一种不具等待周期的系统芯片架构与其运作方法。附图说明图1A用以说明常见的特殊应用集成电路100(Application SpecificIntegrated Circuit，ASIC)的结构设计，其中包含了中央处理器104A，而中央处理器104A内部更具有一256 bytes(字节)的内部缓存器104B。随着特殊应用集成电路100要控制的系统复杂度提高，现有的做法上往往在特殊应用集成电路100中内部，架构一个静态随机存取存储器106(Static Random Access Memory，SRAM)，用以提供更多的储存空间给中央处理器104A使用(例如4Kbytes大小之SRAM)。此外，特殊应用集成电路100尚包含一内部电路102作为电讯连接之用。图1B为中央处理器104A存取静态随机存取存储器106的时序动作，其假设中央处理器104A需要四个连续中央处理器时脉的读出/写入周期信号(RD/WR)，以由缓存存储器202中写入或读出数据的情形作解说。由于静态随机存取存储器106仅供中央处理器104A使用，因此中央处理器104A可以随时对静态随机存取存储器106进行存取动作，而不会有任何的等待延迟时间。如图1B所示，当地址锁存生效信号110(Address Latch Enable，ALE)完成后，中央处理器104A将花费四个连续中央处理器时脉的读出/写入周期信号112，用以将数据写入或读出同步动态随机存取存储器106中。然而，当特殊应用集成电路100被应用于控制更大型，或是更复杂的系统时，势必需要包含更大的静态随机存取存储器106以缓存数据。换句话说，整个特殊应用集成电路100的面积也将增加，如此一来无疑的会增加特殊应用集成电路100制程上的复杂度与成本。本专利技术的另一目的，为节省系统芯片用以缓存数据的存储器，进而缩减系统芯片面积与节省芯片制造成本。本专利技术的又一目的，在于不影响微处理器的执行效率下，使系统芯片得以存取外部存储芯片中，仅供微处理器存取的数据缓存区。根据以上所述的目的，本专利技术提供一种控制芯片的数据存取系统，包含位于控制芯片内一中央处理器、一通过总线连接至控制芯片的外部数据缓存区，与一接口控制电路。接口控制电路位于控制芯片内，用以将控制芯片内的数据存取地址转换并对应至外部数据缓存区，由此，使得中央处理器直接存取数据于外部数据缓存区。一种控制芯片的数据存取方法，包含侦测控制芯片内的数据存取地址是否属于内部存储区地址、将侦测的数据存取地址转换并对应至一外部存储区地址、当侦测得知为内部存储区地址时，发出请求以进行控制芯片对外部存储区的数据存取、当请求尚未确立前，暂停控制芯片的数据存取动作、及当外部存储区响应请求后，回复控制芯片，对外部存储区进行数据存取。图中符号说明100特殊应用集成电路102内部电路104A 中央处理器104B 内部缓存器106静态随机存取存储器110地址锁存生效信号112读出/写入周期信号20 控制芯片201A 微处理器201B 内部缓存器202缓存存储器203存储接口控制电路204其它电路部分21 存储芯片210数据缓存区 22 存储总线300 地址锁存生效信号302 读出/写入周期信号304 读出/写入周期信号306 时脉致能信号308 存取要求信号312 存取回复信号314 微处理器时脉被阻挡之区间400～406流程步骤方块本专利技术提供一种控制芯片，包含一中央处理器(CPU)及一接口控制电路。接口控制电路用以将控制芯片内的数据存取地址转换并对应至一外部数据缓存区，由此，使得中央处理器直接存取数据于外部数据缓存区。一种控制芯片的数据存取方法，包含侦测控制芯片内的数据存取地址是否属于内部存储区地址、将侦测的数据存取地址转换并对应至一外部存储区地址、当侦测得知为内部存储区地址时，发出请求以进行控制芯片对外部存储区的数据存取、当请求尚未确立前，暂停控制芯片的数据存取动作、及当外部存储区响应请求后，回复控制芯片，对外部存储区进行数据存取。图2A及图2B用以说明本专利技术较佳实施例的结构图。图2A以光驱系统的控制芯片20为例作说明，此控制芯片20内部包含了具有256bytes(字节)内部缓存器201B的微处理器201A，以及一容量为4K bytes的缓存存储器202，此缓存存储器202于本实施例中为静态随机存取存储器(Static Random Access Memory，SRAM)，用以提供额外的缓存数据空间给微处理器201A使用，此控制芯片20亦包含了其它必须的电路204。然而，以光驱系统而言，除了控制芯片20外，尚需提供存储芯片21，做为大量数据缓存之用。由于控制芯片20于控制光驱系统进行从光盘片中读取数据时，需要一容量较大的存储芯片21来缓存读取数据。所以，本专利技术较佳实施例中的存储芯片21包含一容量为8Mbytes的动态随机存取存储器(Dynamic Random Access Memory，DRAM)为例，然而于其它的实施例中，亦可使用其它种类或型态、甚至任何容量的数据储存装置作替代。这些数据跟储存于内部缓存器201B及缓存存储器202的数据是不同的，因为储存于内部缓存器201B及缓存存储器202的数据，大致上是微处理器201A所需的控制旗标(Flag)(储存于内部缓存器201B)、流程控制参数及数值运算所需的数据(储存于缓存存储器202)，而存储芯片21则提供整个光驱系统做数据储存之用。如同图2A所示，控制芯片20通过存储总线22(memorybus)与存储芯片21连接，而控制芯片20中的存储接口控制电路203(memory interface control circuit)则用以负责控制芯片20与存储芯片21间的存取操作。也就是说，当微处理器201A或其它电路204需要存取存储芯片21中的数据时，将数据地址(data address)交由存储接口控制电路203，然后通过存储接口控制电路203以取得储存于存储芯片21中所需的数据。根据以上所述，本专利技术于存储芯片21，例如8M bytes的动态随机存取存储器(DRAM)中，规划出一容量等于缓存存储器202的数据缓存区210，如图2B所示。如此一来，存储芯片21中的数据缓存区210便可以取代缓存存储器202。由于存储芯片21的容量相较于缓存存储器202大上许多，例如8M bytes的DRAM是容量为4k bytes的缓存存储器202的2048倍，因此在规划一个小区域供微处理器201A以取代缓存存储器202，作为微处理器201A所需的流程控制参数及数值运算等数据储存场所之后，并不影响整个存储芯片21的功能。但是对控制芯片20而言，却可以节省缓存存储器202所占用的面积、降低制程复杂度、以及减少制造成本。此外，因存储芯片21是供整个光驱系统数据缓存之用，并不像控制芯片20内的缓存存储器202只供给微处理器201A使用，亦即光驱系统中的其它部分亦会对存储芯片21进行存取动作。如此一来，当微处理器201A欲存取位于存储芯片21中的数据缓存区210时，如果此时存储芯片21正由系统中的其它部分所占据使用，微处理器201A便无法直接取得所需的数据。因此本专利技术于以下本文档来自技高网...

【技术保护点】
一种系统芯片架构，其特征在于，包含： 一控制芯片，该控制芯片至少包含一微处理器及一存储接口控制电路； 一外部存储芯片，该外部存储芯片中具有只允许该微处理器存取的一数据缓存区；及 一存储总线，用以连接该控制芯片与该外部存储芯片； 其中，当该微处理器欲通过该存储接口控制电路经由以及该存储总线，而存取该外部存储芯片中的该数据缓存区时，该控制芯片发出一存取要求信号给该外部存储芯片，本质上同时暂停该控制芯片内该微处理器的时脉信号，等到该外部存储芯片发出一存取回复信号给该控制芯片后，该控制芯片恢复该微处理器的该时脉信号，用以使该微处理器完成存取该数据缓存区的动作。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：陈志勇，林坤隆，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]