内存操作方法以及装置制造方法及图纸

本发明专利技术涉及一种内存操作方法以及装置。在现有技术中，对于反及闪存的操作是采取以软件控制来产生操作时序的方法，操作流程较为复杂且效率低。本发明专利技术至少包括控制模块，地址闩锁比较模块，用以暂时储存等待被传送数据的缓冲单元，内存控制信号生成模块；其使地址闩锁比较模块判断所欲读取的资料是否储存于缓冲区内，若是，则使控制模块从该缓冲区内读取资料后，由总线控制器传送资料至接收单元；若否，则使该控制器发出读取信号至内存控制信号生成模块，生成资料读取信号至内存，再将所读取的资料储存至该缓冲区中以通过该总线控制器传送资料至该接收单元。因而本发明专利技术提升内存操作的效率、避免内存操作成本增加以及解决操作软件程序不同版本间兼容性的问题。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种内存操作方法以及装置，具体说是关于一种通过硬件装置操作控制内存的方法与装置。二、技术背景随着信息科技的发展，电子产品所需的内存容量已呈现逐年倍增的趋势，在许多电子产品中半导体内存已占到产品本身成本一半以上，故为达降低产品生产成本的目的，部分容量大成本低的内存产品应运而生，例如闪存(FlashMemory)，相较于电子抹除式只读存储器(EEPROM)，闪存得一次写入一个区块的资料且不需的烧录设备，故于现今内存市场占有重要的地位。现今的闪存包括有反或闪存(NOR Flash)与反及闪存(NAND Flash)等。针对闪存的资料读写抹除方式，以反及闪存为例，相较于反或闪存，其特点包括(1)以页为单位进行读与编辑操作，一页为256或512个字节(Byte)；以区块为单位进行抹除操作，则一区块为4k、8k或16k字节。具有快速编辑与抹除的功能，其区块抹除时间约为2ms，而反或闪存则需约数百ms。(2)芯片尺寸小且接脚少是现今位成本(bit cost)最低的固态内存。(2)芯片包含有失效区块，其数目取决于内存密度最大可达3至35个区块，失效区块不会影响有效区块的性能，仅需将失效区块在地址对映表中屏蔽起来即可。然而由于受现在的生产技术及成本的限制，往往不采用并行的地址/资料分开的总线方式，反及闪存也不例外，故在资料与地址上采用同一总线以实现串行读取，导致随机读取速度慢且不能按字节随机编辑。此外，反及闪存的资料读取得区分成非读页(Random Access)与读页(Sequential Access)两种模式。进行非读页读取操作须经过置/锁命令、置/锁地址及读取资料等三步骤，而读页模式下的资料读取与传统的闪存也有所不同。在现有技术中，对于反及闪存的操作是采取以软件控制来产生操作时序的方法，操作流程较为复杂且效率低。如何能够在不牺牲系统效率，同时兼顾传统闪存的操作便利与高效率以及反及闪存本身的低廉生产成本，是程序开发人员与硬件工程师所要解决的问题。为达到上述目的，本专利技术所采用的技术方案为一种内存操作装置，其特殊之处在于所述的内存操作装置1设置在中央处理单元12和内存2之间，分别与中央处理单元12和内存2连接；所述的内存操作装置1至少包括用以记录该内存操作装置的各模块与单元的控制状态并接收传送控制信号的控制模块20的控制状态缓存器；用以接收来自中央处理单元12发出的内存资料地址传送信号，并予以闩锁以进行内存资料储存地址比较的地址闩锁比较模块22；用以暂时储存等待被传送数据的缓冲单元24；用以接收控制模块20所发出的内存操作信号，并依据该信号发出控制信号至内存，并控制该内存进行资料读写抹除工作的内存控制信号生成模块26；所述的内存操作装置1内，其地址闩锁比较模块22的输入端与中央处理单元12连接，地址闩锁比较模块22的输出端与控制模块20的输入端连接，控制模块20输出端分别与内存控制信号生成模块26和缓冲单元24连接，内存控制信号生成模块26和缓冲单元24的输出端分别与内存1连接。上述的内存操作装置1内设置用以产生总线命令和控制信号的总线控制模块28。上述的总线控制模块包括发送器、接收器及方式控制器。上述的控制模块20设置控制状态缓存单元。用以提供该内存操作装置1记录接收从该中央处理单元12所发出的内存操作指令与操作状态，并依据该操作指令驱动该内存操作装置1的各模块与单元接收传送控制信号。一种内存操作装置的方法，其特殊之处在于(1)、内存操作装置读取资料时，其方法如下在读取资料时，让地址闩锁比较模块22判断所欲读取的资料是否储存在该缓冲单元24内，若是，则让控制模块20从该缓冲单元24内读取数据后，再由总线控制模块传送数据至接收单元；若否，则让控制模块20发出读取信号至该内存控制信号生成模块26，其生成资料读取信号至该内存，再将所读取的资料储存至该缓冲单元24中，通过该总线控制模块传送数据至该接收单元。(2)、内存操作装置写入数据时，其方法如下在写入数据时，让控制模块20发出写入信号至该控制信号生成模块26；再让控制信号生成模块26发出写入信号至该内存，让该内存进入写入资料模式；之后，让地址闩锁比较模块24在该中央处理单元12执行第一次写入时将资料写入地址予以闩锁；以及最后，让控制信号生成模块26发送写入信号及闩锁地址信号至该内存，执行资料写入。(3)、内存操作装置抹除模式时，其方法如下在抹除模式时，让控制模块20将该中央处理单元12所发出的抹除信号及欲抹除数据地址传送至该控制信号生成模块26；再让控制信号生成模块发出抹除信号及欲抹除资料地址至该内存，让该内存进入抹除资料模式；最后，让中央处理单元12判断该内存抹除是否成功。(4)、内存操作装置读取识别码模式时，其方法如下在读取识别码模式时，让控制模块20将该中央处理单元12所发出的读取识别码信号传送至该控制信号生成模块；再让控制信号生成模块26发出读取识别码信号至该内存，让该内存送出识别码资料；最后，让中央处理单元12读取该识别码。本专利技术相对于现有技术，其优点如下本专利技术提供使用者通过硬件控制接口，执行内存的资料读取、写入、抹除及读取识别码，从而提升内存操作的效率、避免内存操作成本增加以及解决操作软件程序不同版本间兼容性的问题。参见图2，为用以显示该内存操作装置的基本架构示意图；如图所示，该内存操作装置1包含有控制模块20、地址闩锁比较模块22、缓冲单元24、内存控制信号生成模块26以及总线控制模块28。该内存操作装置1需连接该中央处理单元12与该内存2的信号。其中，该中央处理单元12包含有数据总线、地址总线、读取、写入、芯片选择及重设信号；该内存2则包含总线、地址/资料复用总线、地址闩锁、命令闩锁、芯片致能、读取及写入等信号。该中央处理单元12对该内存2资料的读取与一般对只读存储器(ROM)的方式基本相同。该控制模块20包含有控制状态缓存单元，用以提供该内存操作装置1记录接收从该中央处理单元12所发出的内存操作指令与操作状态，并依据该操作指令驱动该内存操作装置1的各模块与单元接收传送控制信号。该地址闩锁比较模块22用以将该中央处理单元12所发出的内存资料地址传送信号予以闩锁，并进行内存资料储存地址比较，通过内存资料储存地址的比较以确定欲执行操作的该内存资料是否存在。该缓冲单元24是用以提供该内存操作装置1特定的内存区域，保留正等待被传送的资料。该内存控制信号生成模块26接收该控制模块20所发出的内存操作信号并依据该操作信号发出一控制信号至该内存2，并控制该内存2进行资料读写抹除的工作。该总线制模块28产生总线命令和控制信号且至少包括有发送器、接收器及方式控制器，用以在该中央处理单元1、该内存2及该缓冲单元24间进行资料的传送接收。通过该内存操作装置1，在实施该内存操作方法的步骤如下所述(1)、读取资料时，首先，让中央处理单元12依据使用者所欲执行读取的数据发出读取数据地址请求信号至该地址闩锁比较模块22。其次，让地址闩锁比较模块22判断该读取资料地址请求信号所欲读取的数据是否已储存在该缓冲单元24内。若是，则让控制模块20从该缓冲单元24内读取数据后再通过该总线控制模块28传送资料至该中央处理单元12；若否，则让控制模块20发出读取信本文档来自技高网...

【技术保护点】
一种内存操作装置，其特征在于：所述的内存操作装置（１）设置在中央处理单元（１２）和内存（２）之间，分别与中央处理单元（１２）和内存（２）连接；所述的内存操作装置（１）至少包括：用以记录该内存操作装置的各模块与单元的控制状态并接收 传送控制信号的控制模块（２０）的控制状态缓存器；用以接收来自中央处理单元（１２）发出的内存资料地址传送信号，并予以闩锁以进行内存资料储存地址比较的地址闩锁比较模块（２２）；用以暂时储存等待被传送数据的缓冲单元（２４）；用以接收控 制模块（２０）所发出的内存操作信号，并依据该信号发出控制信号至内存，并控制该内存进行资料读写抹除工作的内存控制信号生成模块（２６）；所述的内存操作装置（１）内，其地址闩锁比较模块（２２）的输入端与中央处理单元（１２）连接，地址闩锁比较模 块（２２）的输出端与控制模块（２０）的输入端连接，控制模块（２０）输出端分别与内存控制信号生成模块（２６）和缓冲单元（２４）连接，内存控制信号生成模块（２６）和缓冲单元（２４）的输出端分别与内存（１）连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈淮琰，肖坚，
申请(专利权)人：无敌科技西安有限公司，
类型：发明
国别省市：87[中国|西安]