半导体器件制造技术

公开了一种半导体器件，包括横向分布在所述半导体器件表面的阱区和漂移区，在阱区和漂移区中分别设置有源端掺杂区和漏端掺杂区，分别形成源端和漏端，栅极结构覆盖在阱区和漂移区之间，场板结构覆盖在漂移区上表面，用于辅助耗尽漂移区，其中，在漂移区上表面的位于场板结构与栅极结构之间的区域中设置有掺杂类型与漂移区的掺杂类型相反的表面掺杂区，该表面掺杂区电引出与场板结构电连接。本发明专利技术的半导体器件可使场板结构上表面的电位略低于场板结构下表面的电位，提升了场板结构对漂移区的辅助耗尽效果，提升半导体器件的击穿电压。提升半导体器件的击穿电压。提升半导体器件的击穿电压。

【技术实现步骤摘要】
半导体器件


[0001]本专利技术涉及半导体
，具体地，涉及半导体器件。

技术介绍

[0002]为了提升功率LDMOS(laterally
‑
diffused metal
‑
oxide semiconductor，横向扩散金属氧化物半导体)的电学特性，通常需要提升其击穿电压 (BV)，并降低其比导通电阻。
[0003]常见的应用技术有场板技术、降低表面电场(resurf)技术、超结器件。其中，场板技术是一种被大量广泛应用的技术，其可以有效调节漂移区电场，提升器件的BV，并且可以在耐压状态下，辅助耗尽漂移区，在相同的耐压条件下可以有更大的掺杂浓度，更低的导通电阻。

技术实现思路

[0004]鉴于上述问题，本专利技术的目的在于提供一种半导体器件，从而提升场板结构对漂移区的辅助耗尽效果，进一步提升半导体器件的击穿电压，提升电学特性。
[0005]根据本专利技术的一方面，提供一种半导体器件，包括：
[0006]横向分布在所述半导体器件表面的阱区和漂移区，在所述阱区的远离所述漂移区的一端和所述漂移区的远离所述阱区的一端分别设置有源端掺杂区和漏端掺杂区；
[0007]栅极结构，覆盖在所述阱区和所述漂移区之间；
[0008]场板结构，覆盖在所述漂移区上表面，位于所述栅极结构与所述第二掺杂区之间，其中，
[0009]所述漂移区上表面还包括掺杂类型与所述漂移区的掺杂类型相反的表面掺杂区，所述表面掺杂区位于所述栅极结构与所述场板结构之间，所述表面掺杂区电引出与所述场板结构电连接。
[0010]可选地，所述场板结构包括横向间隔分布的多段。
[0011]可选地，所述阱区为通过所述栅极结构自对准形成的。
[0012]可选地，所述场板结构和所述栅极结构为采用同一块掩膜版为掩膜同时刻蚀形成。
[0013]可选地，还包括外延层，所述外延层位于衬底上，所述阱区和所述漂移区位于在所述外延层上表面且间隔分布。
[0014]可选地，所述漂移区为N型掺杂区；
[0015]所述阱区为P型掺杂区；
[0016]所述第一掺杂区包括横向连接的P型掺杂区和N型掺杂区，且所述第一掺杂区的P型掺杂区较N型掺杂区远离所述漂移区；
[0017]所述第二掺杂区为N型掺杂区。
[0018]可选地，所述表面掺杂区为P型掺杂区，所述表面掺杂区上表面还包括P型掺杂的电引出区，所述电引出区与所述场板结构电连接。
[0019]可选地，所述漂移区为P型掺杂区；
[0020]所述阱区为N型掺杂区；
[0021]所述第一掺杂区包括横向连接的N型掺杂区和P型掺杂区，且所述第一掺杂区的N型掺杂区较P型掺杂区远离所述漂移区；
[0022]所述第二掺杂区为P型掺杂区。
[0023]可选地，所述表面掺杂区为N型掺杂区，所述表面掺杂区上表面还包括N型掺杂的电引出区，所述电引出区与所述场板结构电连接。
[0024]可选地，所述漂移区中还设置有浅沟槽隔离结构和局部硅氧化隔离结构中的至少一种，所述浅沟槽隔离结构和所述局部氧化硅隔离结构中的至少一种设置在所述表面掺杂区、所述场板结构和所述漏端掺杂区的相邻的两个之间。
[0025]本专利技术提供的半导体器件包括横向分布在所述半导体器件表面的阱区和漂移区，在阱区和漂移区中分别设置有源端掺杂区和漏端掺杂区，分别形成源端和漏端，栅极结构覆盖在阱区和漂移区之间，场板结构覆盖在漂移区上表面，用于辅助耗尽漂移区，其中，在漂移区上表面的位于场板结构与栅极结构之间的区域中设置有掺杂类型与漂移区的掺杂类型相反的表面掺杂区，该表面掺杂区电引出与场板结构电连接，可使场板结构上表面的电位略低于场板结构下表面的电位，提升了场板结构对漂移区的辅助耗尽效果，提升半导体器件的击穿电压。且可在不增加场板结构的介质层厚度的情况下降低场板结构的介质层的击穿风险，保障了场板结构的电场调节能力。
附图说明
[0026]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：
[0027]图1示出了根据本专利技术实施例的半导体器件的整体结构示意图；
[0028]图2至图6示出了根据本专利技术实施例的半导体器件的部分制造工艺流程示意图。
具体实施方式
[0029]以下将参照附图更详细地描述本专利技术的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
[0030]下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。
[0031]图1示出了根据本专利技术实施例的半导体器件的整体结构示意图。
[0032]如图1所示，本专利技术实施例的半导体器件100包括设置在衬底110 上的外延层120，外延层120的上表面(对应半导体器件100的上表面) 包括横向间隔分布的阱区140和漂移区130，阱区140的远离漂移区130 的一端的上表面包括横向连接分布的构成第一掺杂区的第一导电类型掺杂区141和第二导电类型掺杂区142，第一掺杂区对应源端掺杂区，形成源极S，漂移区130的远离阱区140的一端的上表面包括第二掺杂区 131，第二掺杂区131为第二导电类型掺杂，第二掺杂区131对应漏端掺杂区，形成漏极D，栅极结构151覆盖在半导体器件100的上表面，与阱区140的第二导电类型掺杂区142和漂移区130的接触连接，在栅极结构151的下表面形成沟道区。
[0033]在本实施中，阱区140和漂移区130间隔分布，在可选实施例中，阱区140和漂移区
130接触设置。
[0034]其中，在栅极结构151和第二掺杂区131之间的漂移区130的上表面上还覆盖设置有场板结构152，漂移区130的上表面还包括表面掺杂区101，该表面掺杂区101的掺杂类型与漂移区130的掺杂类型相反，位于场板结构152和栅极结构151之间，且该表面掺杂区101的上表面还包括电引出区102，该电引出区102与场板结构152电连接至调节端 N1，接入场板调节电压输入，使得场板结构152的上表面的电位略低于其下表面的电位，提升场板结构152对漂移区130的辅助耗尽功效，同时还可有效地防止场板结构152下层的介质层的击穿。其中，表面掺杂区101中设置电引出区102，可提高电引出效果，提升对漂移区130的辅助耗尽功效。
[0035]在一种可选实施例中，半导体器件100为N型LDMOS，漂移区130 为N型掺杂区，阱区140为P型掺杂区，第一导电类型掺杂区141为P 型掺杂区，第二导电类型掺杂区142为N型掺杂区，第二掺杂区131为 N型掺杂区，表面掺杂区101为P型掺杂区，电引出区102为P型掺杂区。
[0036]在另一种可选实施例中，半导体器件100为P型LDMOS，漂移区 130为P型掺杂区，阱区140为N型掺杂区，第一导电类型掺杂区141 为N型掺杂区，第二导电类型掺杂区142为P型本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：横向分布在所述半导体器件表面的阱区和漂移区，在所述阱区的远离所述漂移区的一端和所述漂移区的远离所述阱区的一端分别设置有源端掺杂区和漏端掺杂区；栅极结构，覆盖在所述阱区和所述漂移区之间；场板结构，覆盖在所述漂移区上表面，位于所述栅极结构与所述第二掺杂区之间，其中，所述漂移区上表面还包括掺杂类型与所述漂移区的掺杂类型相反的表面掺杂区，所述表面掺杂区位于所述栅极结构与所述场板结构之间，所述表面掺杂区电引出与所述场板结构电连接。2.根据权利要求1所述的半导体器件，其中，所述场板结构包括横向间隔分布的多段。3.根据权利要求1所述的半导体器件，其中，所述阱区为通过所述栅极结构自对准形成的。4.根据权利要求1所述的半导体器件，其中，所述场板结构和所述栅极结构为采用同一块掩膜版为掩膜同时刻蚀形成。5.根据权利要求1所述的半导体器件，其中，还包括外延层，所述外延层位于衬底上，所述阱区和所述漂移区位于在所述外延层上表面且间隔分布。6.根据权利要求1所述的半导体器件，其中，所述漂移区为N型掺杂区；所述阱区为P型...

【专利技术属性】
技术研发人员：葛薇薇，
申请(专利权)人：杰华特微电子杭州有限公司，
类型：发明
国别省市：