用于管理电源状态之间切换的装置、系统和方法制造方法及图纸

一种在加速图形接口图形控制器（ＡＧＰ－ＧＣ）和内核控制器之间的接口，用来防止因进入低功耗状态而妨碍已经请求但尚未完成的到ＡＧＰ－ＧＣ或者来自于ＡＧＰ－ＧＣ的传送。内核控制器能够将进入低功耗状态的意图传达给ＡＧＰ－ＧＣ，同时ＡＧＰ－ＧＣ也能够将ＡＧＰ－ＧＣ的占用状态传达给内核控制器。当ＡＧＰ－ＧＣ接收到进入低功耗状态的意图的通知时，其能够停止向内核控制器发送请求。当内核控制器检测到ＡＧＰ－ＧＣ正忙时，内核控制器能够延迟进入低功耗状态，直到ＡＧＰ－ＧＣ完成所有进行中的请求。在该接口的可替换的使用中，如果在低功耗状态期间ＡＧＰ－ＧＣ想要作出请求，其可以通过显示占用状态来发信号通知内核控制器该需求，其可以触发内核控制器来启动退出低功耗状态。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
1、专利
本专利技术通常涉及计算机系统。特别是关于在计算机系统中管理电源状态之间的转换。2、相关技术说明由于计算机设计越来越依靠总线来提供越来越多的数据传送量，因而许多计算机都已结合了芯片组，通常称为“内核”，或者“内核控制器”，用来作为中央控制器，提供独立的接口以及控制逻辑以连接处理器(CPU)、系统存储器以及各种其他外围设备。特别是，对于图形关注的增加导致了单独的图形控制器，经由专用的图形总线连接到内核控制器。图形控制器接口的一种形式称为加速图形接口图形控制器(在此称为AGP-GC)，同时将其连接总线称为AGP-GC总线。来自AGP-GC的读和写请求用于在通过内核控制器的AGP-GC和存储器之间启动多字节存储器的传输。附图说明图1示出了具有AGP-GC 13、CPU 11、系统存储器14以及与内核控制器10相连的外围总线控制器15的传统系统1。外围总线控制器15实际上可以是几个不同的总线控制器，但是为简单起见，只以单一合并的总线控制器的形式示出。内核控制器10包括图形/存储器控制中心(GMCH)18，以用来控制到/来自存储器14以及AGP-GC 13的传输，该内核控制器10还包括I/O控制中心(ICH)19，以用来控制到/来自外围总线控制器(或多个总线控制器)15的传输。AGP-GC 13经由总线16与内核控制器10相连，其中该总线如所示出的那样，是两个分离的子总线16A和16B。尽管能够将这两个子总线看作是一条总线，但是由于它们独立地运作以执行不同的功能，因而将它们分开示出。如图2所示，有时也称为边带命令及地址总线(SBA)的子总线16A，传送来自于AGP-GC 13的请求，以启动到/来自存储器14的块传送。当由GMCH 18接收到来自AGP-GC 13的这种请求时，直到该请求能够得到服务时，才将其置入队列12中。当请求从队列中取出时，GMCH 18建立并启动实际的数据传输，该数据传输是在双向子总线16B之上发生的。子总线16B还能够将来自CPU 11的命令经由GMCH 18传送到AGP-GC 13上。在单独的开发中，特别是在电池供电的系统中，计算机系统结合了低功耗状态以节约能量。计算机系统的各个部分，诸如处理器和内核控制器，当切实可行时能够被置于低功耗状态，并且当再次需要时能够恢复。特别是，能够将CPU 11置于各种电源状态中，通常标注为C0(正常操作)，C1(执行CPU停机指令并且等待中断以便重新启动CPU)，C2(停止CPU时钟，但允许其他设备通过容许存储器窥探来与存储器进行通信)，以及C3(休眠状态-停止CPU时钟、存储器操作以及相关的总线操作)。CPU 11通过来自内核控制器10的信号，能够从状态C2或者C3被重新启动(返回到C0)，其中在ICH 19中包含有其电源控制逻辑。也可以存在更深的休眠状态(也就是C4、C5等)，但是同样没有定义。为了公开本
技术实现思路
的目的，这些状态应该认为和C3包括在一起。由于进入低功耗C3能够过早的停止所有进行中的AGP-GC处理，引起所有未传输数据的丢失以及引起队列12中剩余的所有请求的丢失或者恶化，因此进入该状态C3可以引起AGP-GC 13的操作问题。由此，从AGP-GC 13将请求置于队列12中的时间开始，直到产生的数据传输已经完成的时间内，应该使系统避免进入C3状态。不幸的是，常规的AGP-GC接口总线16不具有允许AGP-GC 13通知GMCH 18，即AGP-GC 13具有对于未完成的数据传送的未决请求这样的握手协议。使这些问题最小化的常规方法是在进入休眠状态之前，通过发送“停止”指示到AGP-GC，于预定时间周期将进入低功耗状态的意图发送到AGP-GC 13。该预定时间周期应该是相当长的时间，以便AGP-GC 13能够停止发送请求，并且有时间来执行完队列12中的已发送的所有请求，然后完成它们的数据传送。由于处理这些事情所必须的准确时间是可变的且有些不可预知，因此将时间周期选定为假设是足够长的时间，以便完成所有已请求的数据传送。通常的时间周期是32微秒。如果实际完成传送需要较少的时间，那么剩余的时间将浪费，这将影响系统的效率并且由于不必要地延迟进入休眠状态而引起增加电源使用。然而，如果需要比所分配的时间更多的时间来完成传送，那么当时间周期期满以及在数据传送完成之前进入低功耗状态时，都将使某些数据丢失。为此，通过在预告进入低功耗状态的意图和实际进入低功耗状态之间使用预定的延迟，使得丢失数据以及发生错误的问题有所减少，但是并没有使其消除。附图简要说明图1示出了现有技术的系统；图2示出了现有技术的系统中的AGP-GC接口；图3示出了本专利技术实施例的电路；图4示出了本专利技术实施例的处理过程。本专利技术的详细说明本专利技术为在此称为AGP-GC的图形控制接口提供这样的性能，即以信号通知其是否忙，也就是其是否已经处理所有未完成的请求，以使直到AGP-GC完成所有未决请求时，内核控制器能够延迟进入低功耗状态。正如将要了解到的那样，当在低功耗状态期间AGP-GC需要作出请求时，该性能也能够用来启动退出休眠状态。本专利技术还为内核控制器提供了发信号通知AGP-GC有意进入低功耗状态的能力，以便AGP-GC能够停止向内核控制器发送请求。本专利技术能够通过一对信号来实现，一个信号来自内核控制器，用来通知AGP-GC内核控制器有意进入低功耗状态的，而第二个信号来自AGP-GC，用来通知内核控制器AGP-GC是否具有未完成的未决请求。图3示出了具体表现本专利技术的系统的一部分。AGP-GC 33能够经由AGP-GC总线36与内核控制器30进行通信，该AGP-GC总线36与现有技术中的一样，可以包括用于来自AGP-GC请求的子总线36A，以及用于数据传送和用于到AGP-GC的命令的子总线36B。穿过总线线路的斜杠表示其由多条线路组成，为简单起见，在图中仅以单一的功能线的形式示出。在此可以使用各种各样的总线。本专利技术的实施并不由信号线的严格数量以及它们各自的功能来决定。内核控制器30能够易于AGP-GC和存储器之间的数据传送，其能够接收来自AGP-GC的请求，建立与存储器的通信，并且在AGP-GC和存储器之间传送数据。如此使得读和写请求都能够十分容易。除了可以是标准的AGP-GC总线的总线36之外，本专利技术还可以包括其他两种控制线路，警告线路(warning line)以及占用线路(busyline)，在图3中分别以信号名STP_AGP和AGP_BUSY来标示。这些线路能够控制来自电源管理状态的AGP-GC以及内核控制器的某些进入和退出序列。这两个信号名是因它们的功能描述(停止AGP-GC以及AGP-GC忙)而选出的，但是不应该由此而认为必须将本专利技术限定为使用这些名称的系统。在本公开中，“休眠状态”被经常引用。该术语经常用于涉及工业定义的低功耗状态C3，该状态是阻止AGP-GC请求被接收并运行的状态。状态C0-C2允许AGP-GC请求被接收并运行。此目的并不是要严格地将本专利技术仅仅应用到预定的工业标准上。在此涉及休眠状态的任何引用，可以包括阻止AGP-GC请求被接收并运行的任意电源状态。相似地，在此涉及退出休眠状态的任何引用，可以包括从休眠状态转换为允许AGP-GC请求被接收并运行本文档来自技高网...

【技术保护点】
一种装置，包括：　　　　图形控制器；　　　　内核控制器，具有：　　　　可操作状态，其中内核控制器能够便于与图形控制器进行数据传送；以及　　　　第一低功耗状态，其中内核控制器不便于与图形控制器进行数据传送；　　　　连接到图形控制器和内核控制器上的总线，用于将请求从图形控制器传送到内核控制器，以便传送数据；　　　　警告线路，用于将第一信号从内核控制器传送到图形控制器；以及　　　　占用线路，用于将第二信号从图形控制器传送到内核控制器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：L克林，B库珀，A南杜里，D科亨，S雅因，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]