时钟同步方法、板卡、计算机存储介质及终端设备技术

本发明专利技术公开了一种时钟同步方法、板卡、计算机存储介质及终端设备，该方法包括以下步骤：获取预设时钟信号；基于所述预设时钟信号，对时钟同步板卡的本地时钟进行同步更新，生成第一时钟同步板卡；其中，所述第一时钟同步板卡具有高精度时钟；基于设备虚拟技术，将所述第一时钟同步板卡虚拟为第一数量个逻辑设备；其中，所述逻辑设备具有所述高精度时钟，所述高精度时钟的精度高于本地时钟的精度；将所述逻辑设备通过预设通道分配给虚拟机；基于所述逻辑设备的高精度时钟，对第一数量个虚拟机的时钟进行同步更新。本发明专利技术解决了无法满足多台虚拟机高精度时钟同步需求的问题，实现了多台虚拟机纳秒级别的时钟同步更新。虚拟机纳秒级别的时钟同步更新。虚拟机纳秒级别的时钟同步更新。

【技术实现步骤摘要】
时钟同步方法、板卡、计算机存储介质及终端设备


[0001]本专利技术涉及时钟同步领域，尤其涉及一种时钟同步方法、板卡、计算机存储介质及终端设备。

技术介绍

[0002]现有技术为了实现多台虚拟机的时钟同步，通常使用网络对时协议NTP（Network Time Protocol）来进行多台虚拟机的时间同步。而网络对时协议NTP的时间同步精度只能达到毫秒级别，而且依赖虚拟机网络。并且在物理机负载比较重的情况下，时间同步的精度会进一步恶化。传统的基于网络对时协议NTP来同步时间，无法满足多台虚拟机在微秒甚至纳秒的级别的时间同步需求。

技术实现思路

[0003]有鉴于此，本专利技术实施例提供一种时钟同步方法、板卡、计算机存储介质及终端设备，以满足多台虚拟机高精度时钟同步需求的问题。
[0004]本申请实施例提供了一种时钟同步方法，所述时钟同步方法包括以下步骤：获取预设时钟信号；基于所述预设时钟信号，对时钟同步板卡的本地时钟进行同步更新，生成第一时钟同步板卡；其中，所述第一时钟同步板卡具有高精度时钟，所述高精度时钟的精度高于所述本地时钟的精度；基于设备虚拟技术，将所述第一时钟同步板卡虚拟为第一数量个逻辑设备；其中，所述逻辑设备具有所述高精度时钟；将所述逻辑设备通过预设通道分配给虚拟机；基于所述逻辑设备的高精度时钟，对第一数量个虚拟机的时钟进行同步更新。
[0005]在一实施例中，所述预设时钟信号为纳秒级别。
[0006]在一实施例中，所述虚拟机与所述逻辑设备一一对应。
[0007]此外，为实现上述目的，还提供一种时钟同步板卡，所述时钟同步板卡包括：GPS接收机，与本地时钟模块连接，用于获取预设时钟信号并发送至所述本地时钟模块；本地时钟模块，分别与设备虚拟化模块及所述GPS接收机连接，用于根据接收的所述预设时钟信号，同步更新本地时钟，生成高精度时钟；设备虚拟化模块，分别与所述本地时钟模块及通道模块连接，用于将所述时钟同步板卡虚拟为第一数量个逻辑设备，并将所述逻辑设备通过所述通道模块分配给虚拟机。
[0008]在一实施例中，所述通道模块，与所述设备虚拟化模块连接，用于将所述逻辑设备发送至虚拟机。
[0009]在一实施例中，所述时钟同步板卡还包括：GPS信号接收模块，与所述GPS 接收机连接，用于接收所述GPS卫星信号，并将所述
GPS卫星信号发送至所述GPS接收机；GPS接收机，还用于接收所述GPS信号接收模块发送的GPS卫星信号，基于所述GPS卫星信号获取预设时钟信号并发送至所述本地时钟模块。
[0010]在一实施例中，所述GPS信号接收模块还包括：GPS天线，置于建筑外侧，与所述GPS天线连接器通过馈线方式连接，用于接收所述GPS卫星信号。
[0011]在一实施例中，所述GPS信号接收模块包括：GPS天线连接器，与所述GPS天线通过馈线方式连接，用于接收所述GPS天线发送的所述GPS卫星信号。
[0012]此外，为实现上述目的，还提供一种计算机存储介质，所述计算机存储介质上存储有时钟同步方法程序，所述时钟同步方法程序被处理器执行时实现上述任一所述的方法的步骤。
[0013]此外，为实现上述目的，还提供一种终端设备，所述终端设备包括如上述提供的时钟同步板卡、存储器、处理器及存储在所述存储器上并可在所述处理器上运行的时钟同步方法程序，所述处理器执行所述时钟同步方法程序时实现上述任一所述的时钟同步方法。
[0014]本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：获取预设时钟信号；通过获取的预设时钟信号，为后续进行时钟同步做数据准备，保证时钟同步的正确性。
[0015]基于所述预设时钟信号，对时钟同步板卡的本地时钟进行同步更新，生成第一时钟同步板卡；其中，所述第一时钟同步板卡具有高精度时钟；通过利用预设时钟信号对本地时钟信号进行同步更新，使得本地时钟更新成为高精度时钟，则使得本地时钟所在的时钟同步板卡同样具有高精度时钟。
[0016]基于设备虚拟技术，将所述第一时钟同步板卡虚拟为第一数量个逻辑设备；其中，所述逻辑设备具有所述高精度时钟，所述高精度时钟的精度高于所述本地时钟的精度；通过设备虚拟技术，将具有高精度时钟的第一时钟同步板卡虚拟成为多个逻辑设备，使得虚拟出的逻辑设备具有高精度时钟，为虚拟机的时钟更新提供数据支持，保证虚拟机时钟同步更新的正确性及精确性。
[0017]将所述逻辑设备通过预设通道分配给虚拟机；通过将逻辑设备分配给虚拟机，则虚拟机可以直接的单独获取逻辑设备中的高精度时钟，保证虚拟机时钟更新的实时性。
[0018]基于所述逻辑设备的高精度时钟，对第一数量个虚拟机的时钟进行同步更新；虚拟机通过获取逻辑设备的高精度时钟，完成自身时钟的更新，实现时钟的高精度同步更新。
[0019]本专利技术解决了无法满足多台虚拟机高精度时钟同步需求的问题，实现了多台虚拟机纳秒级别的时钟同步更新。
附图说明
[0020]图1为本申请实施例中涉及的终端设备的架构示意图；图2为本申请时钟同步方法的第一实施例的流程示意图；图3为本申请时钟同步板卡的第一结构示意图；图4为本申请时钟同步板卡的第二结构示意图；
图5为本申请时钟同步板卡的第三结构示意图。
具体实施方式
[0021]应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0022]本专利技术实施例的主要解决方案是：获取预设时钟信号；基于所述预设时钟信号，对所述时钟同步板卡的本地时钟进行同步更新，生成第一时钟同步板卡；其中，所述第一时钟同步板卡具有高精度时钟；基于设备虚拟技术，将所述第一时钟同步板卡虚拟为第一数量个逻辑设备；其中，所述逻辑设备具有所述高精度时钟，所述高精度时钟的精度高于本地时钟的精度；将所述逻辑设备通过预设通道分配给虚拟机；基于所述逻辑设备的高精度时钟，对第一数量个虚拟机的时钟进行同步更新。本专利技术解决了无法满足多台虚拟机高精度时钟同步需求的问题，实现了多台虚拟机纳秒级别的时钟同步更新。
[0023]为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
[0024]参照图1，图1为本申请涉及的一种终端设备01，至少包括一个存储器11，处理器12、时钟同步板卡13。
[0025]处理器12可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器12中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器12可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC）、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本专利技术实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟同步方法，其特征在于，所述时钟同步方法包括以下步骤：获取预设时钟信号；基于所述预设时钟信号，对时钟同步板卡的本地时钟进行同步更新，生成第一时钟同步板卡；其中，所述第一时钟同步板卡具有高精度时钟，所述高精度时钟的精度高于所述本地时钟的精度；基于设备虚拟技术，将所述第一时钟同步板卡虚拟为第一数量个逻辑设备；其中，所述逻辑设备具有所述高精度时钟；将所述逻辑设备通过预设通道分配给虚拟机；基于所述逻辑设备的高精度时钟，对第一数量个所述虚拟机的时钟进行同步更新。2.如权利要求1所述的时钟同步方法，其特征在于，所述预设时钟信号为纳秒级别。3.如权利要求1所述的时钟同步方法，其特征在于，所述虚拟机与所述逻辑设备一一对应。4.一种时钟同步板卡，其特征在于，所述时钟同步板卡包括：GPS接收机，与本地时钟模块连接，用于获取预设时钟信号并发送至所述本地时钟模块；本地时钟模块，分别与设备虚拟化模块及所述GPS接收机连接，用于根据接收的所述预设时钟信号，同步更新本地时钟，生成高精度时钟；设备虚拟化模块，分别与所述本地时钟模块及通道模块连接，用于将所述时钟同步板卡虚拟为第一数量个逻辑设备，并将所述逻辑设备通过所述通道模块分配给虚拟机。5.如权利要求4所述的时钟同步板卡，其特征在于，所述通道模块，与所述设备虚拟化模块连接，用于将所述逻辑设备发送至所...

【专利技术属性】
技术研发人员：张晓梨，付志鹏，郭磊，梁俊，冯丹，
申请(专利权)人：鹏城实验室，
类型：发明
国别省市：