一种计算机主机板输出入端口的测试装置，至少包含： 一电路板； 第一连接器，设置在该电路板上，其至少包含多个并行接口数据引脚、多个并行接口状态引脚以及多个并行接口控制引脚，用来与一计算机主机板上的一并行端其相对应的引脚建立电气上的连结； 第一测试电路，耦接于该第一连接器，其至少包含一逻辑装置耦接于该些并行接口数据引脚以及该些并行接口控制引脚当作输入，该逻辑装置将其输入进行逻辑运算且输出一组逻辑讯号给该些并行接口状态引脚其中的一部份； 第二连接器，设置在该电路板上，其至少包含一对通用串行总线接口差动数据讯号引脚，用来与该计算机主机板上的一ＵＳＢ端其相对应的引脚建立电气上的连结；以及 第二测试电路，耦接于该第二连接器，用来设定该对ＵＳＢ接口差动数据讯号引脚成为不同于该计算机主机板其ＵＳＢ端口默认值的状态。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术有关于计算机主机板的测试，特别是指一种能够测试计算机主机板上各种输出入端口的测试装置。
技术介绍
虽然中央处理器(CPU)执行了大多数的运算工作，但却是主机板(motherboard)将所有必要的零组件整合在一起而让中央处理器摇身一变成为现代的个人计算机。计算机主机板一般包括了多个输出入端(input/output port，以下简称I/O端)来连接各种外围装置，而这些I/O端口会安排在个人计算机上。在计算机主机板的设计期间或制造的最后阶段须尽可能的测试每个I/O端，其中某些有限度的功能测试可由基本输出-输入系统(Basic Input-Output System，以下简称BIOS)中的例程(routine)来进行，而BIOS系一种低阶软件其控制着主机板上的装置，在电源开启或系统重置时，中央处理器会先执行BIOS码，而BIOS码是储存在计算机主机板上的非挥发性内存，一般BIOS码会先执行所谓的″开机自我测试″(power-up self test，POST)来对基本的硬件进行一连串的诊断测试以确保其运作正常，BIOS还会对基本的硬件运作以及视讯的功能进行必要的初始化，然后寻找操作系统，例如Microsoft Windows、Linux，再开始执行。传统上是在以窗口为基础的操作系统环境下执行广泛的诊断测试程序来检验计算机的各个部份，遗憾的是，上述方式在测试计算机主机板的I/O端口上却有许多缺点。虽然BIOS码可以在系统层次提供某种程度的输出入测试，但其诊断能力却十分有限，仅仅提供了问题发生的讯息而很少能够指出问题为何或问题何在；另外，受测的计算机主机板必须从储存媒体加载操作系统以便执行诊断程序，如此将耗费掉大量的时间。综合观之，传统测试计算机主机板I/O端口的方式不是过于简单而无法提供必要的信息，就是太过复杂而浪费时间，除此之外，亦没有一种整合性的测试套件来测试当今个人计算机常用的I/O端口。有鉴于此，亟需一种通用的测试套件以有效地测试计算机主机板上常用的I/O端。这种通用的测试套件必须非常简单并且能根据受测I/O端的特性来快速地测试各种I/O端，再者，这种通用的测试套件还必须能将发生问题的I/O端其不正常的每支引脚正确地显现出来。
技术实现思路
本专利技术针对于一种计算机主机板输出入端口的测试装置；根据本专利技术，该装置包括一电路板、第一连接器、第二连接器、第一测试电路以及第二测试电路。第一连接器设置在该电路板上，其至少包含多个并行接口数据引脚、多个并行接口状态引脚以及多个并行接口控制引脚，本专利技术的测试装置以第一连接器与计算机主机板上的并行端口其相对应的引脚建立电气上的连结；第一测试电路耦接于该第一连接器，其至少包含一逻辑装置耦接于该些并行接口数据引脚以及该些并行接口控制引脚当作输入，该逻辑装置将其输入进行逻辑运算且输出一组逻辑讯号给该些并行接口状态引脚其中的一部份。第二连接器设置在该电路板上，其至少包含一对通用串行总线(Universal SerialBus，USB)接口差动数据讯号引脚，用来与计算机主机板上的USB端口其相对应的引脚建立电气上的连结；第二测试电路耦接于该第二连接器，用以设定该对USB接口差动数据讯号引脚成为不同于受测计算机主机板其USB端口默认值的状态。本专利技术还揭示一种测试计算机主机板输出入端口的通用测试套件，该通用测试套件用来连接到受测计算机主机板的多个输出入端，这些输出入端其中至少包含一并行端以及一USB端。受测的计算机主机板主要还有一非挥发性内存以及一中央处理器，非挥发性内存用来储存测试码以取代原本的BIOS码，而中央处理器则以该非挥发性内存中的测试码进行开机，并且执行该测试码对受测计算机主机板上的该些输出入端进行测试。另一方面，通用测试套件还至少包含一电路板、第一连接器、第二连接器、第一测试电路以及第二测试电路。第一连接器至少包含多个并行接口数据引脚、多个并行接口状态引脚以及多个并行接口控制引脚，本专利技术的通用测试套件以第一连接器与计算机主机板上的并行端口其相对应的引脚建立电气上的连结；第一测试电路耦接于该第一连接器，其至少包含一逻辑装置耦接于该些并行接口数据引脚以及该些并行接口控制引脚当作输入，该逻辑装置将其输入进行逻辑运算且输出一组逻辑讯号给该些并行接口状态引脚其中的一部份。第二连接器至少包含一对USB接口差动数据讯号引脚，用来与计算机主机板上的USB端口其相对应的引脚建立电气上的连结；第二测试电路耦接于该第二连接器，其中，第一电阻耦接于该对USB接口差动数据讯号引脚其中的一引脚以及第一电压源之间，第二电阻耦接于该对USB接口差动数据讯号引脚其中的另一引脚以及第二电压源之间，而第三电阻则耦接于该对USB接口差动数据讯号引脚之间，基本上，第一、第二和第三电阻是以串联方式连接，藉此设定该对USB接口差动数据讯号引脚成为不同于受测计算机主机板其USB端口默认值的状态。为进一步说明本专利技术的上述目的、结构特点和效果，以下将结合附图对本专利技术进行详细的描述。附图说明图1是根据本专利技术的测试装置连接至示范用的计算机主机板的方块示意图；图2A是根据本专利技术用来测试计算机主机板上的键盘连接端口的电路示意图；图2B是根据本专利技术用来测试计算机主机板上的PS/2鼠标连接端口的电路示意图；图2C是根据本专利技术用来测试计算机主机板上的USB端口的电路示意图；图2D是根据本专利技术用来测试计算机主机板上的并行端口的电路示意图；图2E、2F是根据本专利技术用来测试计算机主机板上的串行端口的电路示意图；图2G是根据本专利技术用来测试计算机主机板上的游戏端口的电路示意图；图2H是根据本专利技术用来测试计算机主机板上的音讯端口的电路示意图；图2I是根据本专利技术用来测试计算机主机板上的网络端口的电路示意图；图3是根据本专利技术用来测试计算机主机板的主要步骤流程图；图4是根据本专利技术游戏端口用的测试例程其主要步骤流程图；图5A~5D是根据本专利技术并行端口用的测试例程其主要步骤流程图； 图6A~6C是根据本专利技术串行端口用的测试例程其主要步骤流程图；图7是根据本专利技术USB端口用的测试例程其主要步骤流程图；图8是根据本专利技术网络端口用的测试例程其主要步骤流程图；图9是根据本专利技术音讯端口用的测试例程其主要步骤流程图；图10是根据本专利技术键盘连接端口用的测试例程其主要步骤流程图；以及图11是根据本专利技术PS/2鼠标连接端口用的测试例程其主要步骤流程图。具体实施例方式为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下图1所示是示范用的计算机主机板100连接至本专利技术的测试装置200，计算机主机板100具有包含了北桥(North Bridge)110以及南桥(South Bridge)118的芯片组，其中″桥″这个字所指的是将多个总线(bus)连结在一起的装置，北桥110做为中央处理器102、内存次系统106、绘图控制器114以及南桥118的接驳转运点，将中央处理器102的前端总线(front side bus，FSB)104接至内存总线108、AGP图形总线112以及南、北桥间专属的互联通道116；而南桥118简单的说整合了各种输出入控制器、提供接口以连接外围装置及总线，并且透过互联信道116将数据在南桥11本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：陈志国，黄智炜，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。