先进先出存储系统及其方法技术方案

一种先进先出（ＦＩＦＯ）存储系统（１０）包括第一和第二ＦＩＦＯ（Ａ和Ｂ）。第一和第二复用器（１２和１４）中的每个都具有两个可以接收数据的输入端。第一复用器（１２）的输出端连接到第一ＦＩＦＯ（Ａ）上，并且第二复用器（１４）的输出端连接到第二ＦＩＦＯ（Ｂ）上。对应于一种类型的数据，写控制逻辑（９０，９５，１００）被用来控制将数据交替写进第一和第二ＦＩＦＯ（Ａ和Ｂ）中。对应于第二种类型数据，写控制逻辑（９０，９５，１００）被用来控制将数据同时写进第一和第二ＦＩＦＯ（Ａ和Ｂ）中。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及带有内存存储系统的集成电路，尤其涉及使用先进先出(FIFO)存储结构的集成电路。
技术介绍
在集成电路的数据处理系统上完成的实时调试系统中，在把调试信息输出到调试工具之前先把调试信息存储起来是必要的。先进先出(FIFO)存储系统一般用来临时存储调试消息。有些调试消息有多路入口单元，需要多路同时存储，有些调试消息只需要单路存储。为了在同一FIFO结构中能存储这两种调试消息，需要使用双端口FIFO或者分开的专用FIFO。可是，由于在FIFO的每一入口单元上都要有复用器来允许存储两种类型的调试消息，使得双端口FIFO需要有大的表面积。而且，数目众多的复用器需要有大量的逻辑来控制复用器的路由选择，与之相应的就是增加了由于逻辑切换引起的能量消耗。实现FIFO存储系统的另一种方法是使用两个独立的专用FIFO。例如，一个FIFO只接收地址信息，而另一个FIFO只接收数据。这种方法的好处在于集成电路上的表面积可以小一些，而且设计的复杂程度也要小些。可是，由于在一个FIFO充满并且溢出的同时另一个FIFO并没有充满，使得它与双端口FIFO相比较，FIFO的利用效率会低些。因此，希望有一个FIFO存储系统，能够高效地利用它的存储面积并且同时将为实现它而必须采用的控制逻辑减小到最少。附图说明结合例子和附图来说明本专利技术，但并不局限于附图中，图中相似的引用指示相似组件。图1中示出了根据本专利技术实施例的先进先出存储系统的组成方框图；图2示出了图1中示出的先进先出存储系统的更详细的组成方框图。本领域技术人员应该认识到，图中所有组件都是为了简单和清楚的目的而绘制的，并不必须遵循原尺寸。比如，图中有些组件的尺寸可以相对于其它组件进行放大以助于增进对本专利技术的实施例的理解。具体实施例方式在图1中示出的是根据本专利技术的先进先出(FIFO)存储系统10。在一种组成方案中，FIFO存储系统有两个FIFO，如图所示的FIFO A和FIFO B。应该可以理解的是，FIFO存储系统10可以用任何数目的FIFO来实现。FIFO A和FIFO B中每一个都可以有任意数目的存储入口单元。假设FIFO A有N路入口单元，而FIFO B有M路入口单元，其中N和M是正整数。输入A连接到复用器12和复用器14的第一输入端。输入B连接到复用器12和复用器14的第二输入端。D触发器16在触发器16的输出端提供一个与复用器12和复用器14的每个控制输入端相连的写信号。触发器16的输出端连接到非门18的输入端上。非门18的输出连接到触发器16的D输入端上。复用器12的输出与FIFO A的每一路入口单元相连，例如入口单元0，1到N。复用器14的输出与FIFO B的每一路入口单元相连，例如入口单元0，1到M。FIFO A每一路入口单元都有一个输出端，它们连接在一起，并且连接到复用器20的第一输入端上。FIFO B每一路入口单元也都有一个输出端，它们连接在一起，并且连接到复用器22的第一输入端上。FIFO A的输出端同时也和复用器22的第二输入端相连。同样的，FIFOB的输出端也和复用器20的第二输入端相连。D触发器23的Q输出端提供一个与复用器20和复用器22的每一个的控制端相连的读(READ)控制信号。触发器23的输出端连接到非门24的输入端上。复用器20的输出端连接到输入/输出(I/O)单元25的第一个输入端上。复用器22的输出端连接到输入/输出单元25的第二个输入端上。输入/输出接口单元上有I/O端口(图中没有示出)。在操作中，FIFO存储系统10能够按照一种有效的方式同时进行多路入口单元的写操作。单个的复用器，比如说复用器12或复用器14，被分别地放置在FIFO A或FIFO B的写端口或输入端。假设用来解释那些包形式的信息被输入A和输入B接收到，就会以图2中所描述的连接方式把单个的数据包或数据部分从输入A或输入B只写进FIFO A或FIFO B中的一个中去。如图1所示，从输入A和输入B输入的两个数据包或数据部分同时被写进FIFO A和FIFO B中。触发器1 6所起的作用就是一个一位(one-bit)写寄存器，写控制信号被用来指向FIFO A或FIFO B中的一个。当写控制信号为逻辑1时，复用器12选择输入A来提供输出，同时复用器14选择输入B来提供输出。当写控制信号为逻辑0时，复用器12选择输入B来提供输出，同时复用器14选择输入A来提供输出。此外，非门18的作用就在于，当每一个由与触发器16的时钟输入端(图中没有示出)相连的写时钟信号(图中没有示出)控制的单路写操作发生时，就切换触发器16的逻辑状态。另外，要求FIFO存储系统10中必须有一种操作来实现同时进行两个写操作，并且触发器16的逻辑状态保持一致。为了保证同时写，从输入A和输入B来的信息或仅连续连接到输入A或输入B中一个的信息被写入FIFO A和FIFO B中。在单路读操作中也采用相似的操作方式，触发器23所起的作用就是一个一位读寄存器，读控制信号用于指向FIFO A或FIFOB中的一个。当读控制信号为逻辑1时，复用器20选择FIFO A的输出来提供输出，同时复用器22选择FIFO B的输出来提供输出。当读控制信号为逻辑0时，复用器20选择FIFO B的输出来提供输出，同时复用器22选择FIFO A的输出来提供输出。产生一个读控制信号来响应与触发器23的时钟输入端(图中没有示出)相连的读时钟信号(图中没有示出)。此外，非门24的作用就在于，当每一次单个读操作发生时切换触发器的逻辑状态。另外，当两个读操作同时发生时，触发器23的逻辑状态保持一致。触发器23、非门24和复用器20，复用器22所起的作用就在于允许同时读取来自FIFO A和FIFA B的两个数据包或数据部分。另外，通过复用器20或复用器22的输出，能从单个FIFO中读取单个的数据包或数据部分。因此，由于相同的FIFO存储结构可以用来进行两种类型的操作，对于为了完成某种特定处理操作而进行同时存储多路信息以及在完成另外的处理操作时进行单路信息存储而言，FIFO存储系统是非常有效的。为完成一个写进FIFO的写操作而在每个FIFO中仅使用一个复用器的电路可以大大节约费用。除避免了每个FIFO入口单元使用一个复用器之外，还避免了额外的控制电路。由于使用的复用器的数目少，其结果是显著地节省了能量消耗。在消除了复用器的同时，可以通过减少不必要的控制电路来实现另外一种节约能量的方法。本专利技术中同样有比例地(be scalable to)使用多个FIFO，其中，在系统中完成单个和同时的写操作仅仅需要每个FIFO一个复用器，在系统中完成单个和同时的读操作也同样只需要每个FIFO一个复用器。虽然只有一个能提供写入信息的复用器连接到每个FIFO，但是来自输入端A或输入端B的信息可以写进FIFO A或FIFO B中。应该很好理解的是，输入端A和输入端B接收和存储的信息的形式可以是数据、地址信息、控制信息或者是其中两者或更多种的组合。另外，术语“数据(data)”可以包含存储在示出的FIFO中的所有类型的信息。如图2所示的是图1所示FIFO存储系统10的更详细的一个实施例。正如图2所示，FIFO存储系统30有一个输入端A和一个输入端B，它们接收本文档来自技高网...

【技术保护点】
一种先进先出（ＦＩＦＯ）存储系统，其包括：第一复用器，它具有第一数据输入端，第二数据输入端，一个数据输出端以及一个控制端；第一ＦＩＦＯ存储器，它具有多个入口单元，每个所述入口单元都有一个输入端连接到所述第一复用器的所述数据输 出端上；第二复用器，它有连接到所述第一复用器的所述第一数据输入端上的第一数据输入端，连接到所述第一复用器的所述第二数据输入端上的第二数据输入端，一个数据输出端以及一个控制端；第二ＦＩＦＯ存储器，它具有多个入口单元，每个所述入 口单元都有一个输入端连接到所述第二复用器的所述数据输出端上；和一个写控制逻辑电路，它为所述第一和第二复用器中的每个的所述控制端提供一个写控制信号，用来将在所述第一或第二输入端接收到的数据交替地写进所述第一或第二ＦＩＦＯ存储器中。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：约翰J金，理查德G柯林斯，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]