可重复下载数据至现场可编程门阵列的方法及装置制造方法及图纸

本发明专利技术提供一种可重复下载数据至一现场可编程门阵列（ＦＰＧＡ）的方法，其特征在于，使用一复杂可程式逻辑元件（ＣＰＬＤ）来配置写入至一非易失性随机存取存储器（ＮＶＲＡＭ）及写入至一现场可编程门阵列（ＦＰＧＡ）的控制功能，并搭配使用一组包含一检测电路在内的连接器，用以根据该检测电路输出至具有写入ＦＰＧＡ控制功能的ＣＰＬＤ元件的一检测状态来决定复杂可程式逻辑元件是否利用该组连接器相连接，若该检测状态为逻辑低，则执行数据写入ＮＶＲＡＭ的动作，若该检测状态为逻辑高，则执行读出ＮＶＲＡＭ内部数据以写入ＦＰＧＡ中的动作。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关于可编程元件(programmable devices)，尤其是一种可重复下载数据至一现场可编程门阵列(Field Programmable Gate Array，简称FPGA)的方法及装置，其易于修改(easily re-configure)该现场可编程门阵列，以增加研发(R&D)及升级(upgrade)时的便利性，进而节省产品开发的成本及升级的速度。
技术介绍
在集成电路(IC)设计领域中，因为现场可编程门阵列元件(FPGA devices)可提供给IC设计模拟及测试差误的机会，因此近年来被广泛应用于多媒体、工作站、电子通信与网络等领域的IC设计发展中。现场可编程门阵列元件(FPGA device)的结构主要采用静态随机存取存储器基础(SRAM Base)及抗熔线(Anti-fuse)两种设计模式，其中，上述的应用领域普遍采用静态随机存取存储器基础模式做为IC设计的模式。然而，静态随机存取存储器基础模式虽具有可重复编程(reprogrammable)、耗电低、且可于线上组成(in-circuit configurable)等优点，但其操作上必需由外部进行数据下载(data download)，因此，其操作效能将视配合的下载电路而定。图1为一典型现场可编程门阵列元件下载电路产品的内部示意图。如图1中所示，目前市面上为现场可编程门阵列元件(FPGA device)下载所开发的产品中，多数是利用非易失性存储器(Non-Volatile Random Access Memory，简称NVRAM)来存放FPGA元件内的设计电路所需的数据码。然而，这样的应用必须具备两种功能的电路控制存取电路16；电路控制存取电路16第一个功能在于接受外部下载更新数据码至非易失性存储器间14，电路控制存取电路16另一部分功能则在用以读取非易失性存储器14内的数据码至FPGA元件12。上述这些电路大多会组合至同一印刷板10上，如此，使用者在研发阶段可以非常容易的对FPGA中设计的电路作修改。当产品进入量产时，也可在不修改电路板电路的情况下直接下载数据码。但是，一旦产品推出后，一般就不再需要写入NVRAM的数据码的功能，而这部分电路16包含了下载数据码至非易失性存储器14与读取非易失性存储器间14的功能，这样会产生浪费成本的问题。另在进入批量生产阶段时，有些产品会将上述两部分分开，只保留NVRAM 14到FPGA 12所需的操作码(operating code)。此时，图1中的元件16不再存在于此电路板10内，若有需要进行数据下载以修改FPGA内含时，则需将NVRAM取出，以现有的刻录机或其它方式写入，这样虽解决了成本浪费问题，但是却会造成研发时的不便利性及增加使用者端的产品若有版本更新或功能升级时的困难度。
技术实现思路
因此，本专利技术的一目的为提供一种可有效地重复下载数据至一现场可编程门阵列(Field Programmable Gate Array，简称FPGA)的方法，其易于修改(easily re-configure)该现场可编程门阵列内含，以增加研发(R&D)时的便利性，进而节省产品开发的成本。本专利技术提供一种可有效地重复下载数据至一现场可编程门阵列的方法，其具有重复板上下载(repeatedly on-board download)数据至FPGA的能力，可增加升级(upgrade)时的便利性，进而加快产品升级的速度。该方法包含下列步骤使用复杂可程式逻辑元件(Complex Programmable Logic Device，简称CPLD)来配置写入至一非易失性随机存取存储器(Non-Volatile RandomAccess Memory，简称NVRAM)及写入至一现场可编程门阵列(FieldProgrammable Gate Array，简称FPGA)的控制功能，并搭配使用一组包含一检测电路在内的连接器(connector)，用以根据该检测电路输出至具有写入FPGA控制功能的CPLD元件的一检测状态(detection state)来决定复杂可程式逻辑元件是否利用该组连接器相连接，若该检测状态为逻辑低，则执行数据写入NVRAM的动作，若该检测状态为逻辑高，则执行读出NVRAM内部数据以写入FPGA中的动作。如此，就可在板上(on-borad)重复下载数据至FPGA，具有修改上的便利及效率(re-configuration convenience andperformance)。附图说明为让本专利技术的上述及其它目的、特征、与优点能更显而易见，下文特举一较佳实施例，并配合附图，详细说明如下图1显示一典型现场可编程门阵列(Field Programmable Gate Array，简称FPGA)下载电路的内部方块图；图2显示一本专利技术现场可编程门阵列(Field Programmable Gate Array，简称FPGA)下载系统方块图；图3系根据本专利技术图2结构所构成的一下载电路实施例；及图4显示一根据本专利技术图3连接器的内部放大图。符号说明1数据总线；2控制信号线；10电路板；14非易失性存储器；16电路控制存取电路；21主机；23接口；24、25现场可编程门阵列；201、202下载电路；203、212控制方块；205、217连接器；204、209、213-215、219接脚；218双向总线；303、304检测电路；VCC工作电压；具体实施方式图2显示一本专利技术现场可编程门阵列(Field Programmable Gate Array，简称FPGA)下载系统方块图。在图2中，本系统主要包含一主机21，以提供下载至现场可编程门阵列的数据(data)来源；一第一下载电路201，用以传送信息，该信息为下载端的数据更新用，并提供一控制信号控制下载程序；一第二下载电路202，用以接收来自第一下载电路的信息，写入至一非易失性随机存取存储器(Non-Volatile Random Access Memory，简称NVRAM)，此非易失性随机存取存储器可为一闪速存储器(未图示)；当来自外部的数据写入非易失性随机存取存储器后，完成数据码的更新后，此时便可读入至一主要现场可编程门阵列24(master FPGA)使用，其中，该主要现场可编程门阵列24可将所接收的信息(来自主机)转换成一次要现场可编程门阵列25(slave FPGA)可接收及使用的格式。如图2所示，假设所需数据已下载并储存于NVRAM存储器时，通过控制信号线2，NVRAM存储器中的数据会同时经数据总线1传送至元件202。接着，当执行数据写入至FPGA的动作时，数据会先由元件202传入元件24可接收及使用的格式(format)，若元件24后另串接一个次要FPGA元件25，则再通过元件24写入FPGA元件25中。如果要修改或测试元件24或元件25内含的设计电路数据时，通过控制信号线2，第一连接器205会接上第二连接器217且控制权会从元件202转移至元件201。此时，一外部信号Erase会通过接脚209输入，通过接口23下达所需的控制信号至元件201的接脚done以清除(erase)NVRAM存储器内的旧数据，接着，主机21再经由本文档来自技高网...

【技术保护点】
一种可重复下载数据至一现场可编程门阵列（ＦＰＧＡ）的方法，其特征在于，使用复杂可程式逻辑元件（ＣＰＬＤ）来控制写入一数据码至一非易失性随机存取存储器（ＮＶＲＡＭ）及自该非易失性随机存取存储器读出该数据码并写入至一现场可编程门阵列（ＦＰＧＡ）的控制功能，并搭配使用一组包含一检测电路在内的连接器，用以根据该检测电路输出至该具有写入ＦＰＧＡ控制功能的ＣＰＬＤ元件的一检测状态来决定复杂可程式逻辑元件是否通过该组连接器下载数据，若该检测状态为一第一逻辑位准，则执行该数据写入ＮＶＲＡＭ的动作，若该检测状态为一第二逻辑位准，则执行读出ＮＶＲＡＭ内部数据以写入ＦＰＧＡ中的动作。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘芳斌，杨武翰，
申请(专利权)人：明基电通股份有限公司，
类型：发明
国别省市：71[中国|台湾]