数据处理设备和数据处理方法技术

彼此交叉链接的存储器桥接器（１６，２６）和Ｉ／Ｏ桥接器（１８，２８）中的每一个具有依照ＰＣＩ－Ｅｘｐｒｅｓｓ接口执行数据发送和接收的接口电路部件。每一接口电路部件具有通信错误处理部件。当在从Ｉ／Ｏ桥接器（１８）那里接收的数据中出现错误的时候，存储器桥接器（１６）的通信错误处理部件取消所接收数据并且向存储器桥接器（２６）发送通信错误信号。当接收到该通信错误信号的时候，存储器桥接器（２６）停止接收数据。然后，存储器桥接器（１６）的通信错误处理部件请求Ｉ／Ｏ桥接器（１８）重新发送数据。

【技术实现步骤摘要】

本专利技术涉及并行处理相同数据的。
技术介绍
执行数据处理的计算机系统之一是容错计算机系统，其具有使用例如在未审的日本专利申请KOKAI公开号H9-128349中的第5至7页和图1中公开的现有组件设计的冗余体系结构。该计算机系统采用了锁步系统。在所述锁步系统中，首先，具有冗余体系结构的多个处理器并行同步地处理相同的数据。然后，来自处理器的输出彼此比较，以便当有错误时检测错误、以及校正该错误。最近的计算机系统正在采用快速的串行链路系统，诸如PCI-Express，Hyper-Transport(注册商标)或者InfiniBand(注册商标)，其能够确保快速的数据发送和接收，以便将处理器连接至I/O(输入/输出)系统。尽管在具有冗余体系结构的计算机系统中使用这样一种快速的数据发送和接收系统、的确使数据发送和接收速度更快，但是该结构使得更难以保证由多个处理器处理的数据的一致性，并且使得更易于引起通信错误。例如，当在干预处理器和I/O系统之间的数据发送和接收的各接口部件检测出通信错误的时候，该接口部件请求以其各自彼此不同的时序来请求重新发送数据。因此，由各处理器执行的处理的时序和顺序出现偏差，以致无法维持该锁步系统。这使得多个处理器难以同步地处理相同的数据。举例来说，当仅仅多个接口部件中的某些已经检测出通信错误时，已经检测出通信错误的接口部件不与其他接口部件共享该错误信息。因此，尽管已经检测出通信错误的那些接口部件请求重新发送数据，但是未曾检测出错误的那些接口部件仍按照原样接收数据。在此情况下，尽管已经接收的数据段是相同的，但是它们的后续处理的时序发生了偏离，以致无法确保并行处理中的数据的一致性。进一步来讲，这样一种计算机系统很可能遭受由于通信线路的长度引起的数据延迟。当数据延迟使由多个处理器处理的时序发生移位的时候，该多个处理器难以同步地处理与在先前提及的情况中相同的数据。这要求应该严格地提供相等的线路长度，因此对系统外壳的结构、电路板的设计以及电路板的结构方面的自由度施加了相当大的限制。
技术实现思路
因此，本专利技术的主要目的是提供一种，即使当通信错误发生时，它们也能够同步地处理相同的数据。本专利技术的另一目的是提供一种，其能够在并行处理相同的数据时，保证数据的一致性。本专利技术的进一步的目的是提供一种，其能够允许在不对通信线路的长度进行任何限制的情况下设计计算机系统。为了实现上述目的，依据本专利技术的第一方面，提供了一种数据处理设备，其具有从相同的数据发送器那里接收相同的数据的多个接收接口部件(16，26)，并且并行处理由所述多个接收接口部件(16，26)接收到的数据。在所述数据处理设备中，每一接收接口部件(16，26)包括通信错误处理部件(46)，其在接收的数据中出现错误时，停止接收所述数据，向其他接收接口部件(26，16)发送一个通信错误信号，以便停止从所述数据发送器接收数据，并且请求该数据发送器重新发送数据。即使当发生通信错误的时候，这一结构也能够允许相同数据的同步处理。在所述数据处理设备中，当在所接收的数据的部分中出现错误时，每一接收接口部件(16，26)的通信错误处理部件(46)可以取消该出现错误的数据，并且请求数据发送器重新发送所取消的数据。数据发送器可以发送相同的串行数据，并且当在接收的串行数据中出现错误时，每一接收接口部件(16，26)的通信错误处理部件(46)可以取消出现错误的串行数据和跟随在该出现错误的串行数据之后的串行数据，并且请求数据发送器重新发送所取消的串行数据。数据发送器可以用附着给每一分组的序列号逐分组地来发送数据，并且当在已接收的分组的数据中出现错误时，每一接收接口部件(16，26)的通信错误处理部件(46)可以请求数据发送器根据附于所接收的每个分组的序列号逐分组地重新发送数据。数据处理设备还可以包括分频器(31)，其通过划分预定时钟信号的频率产生同步信号，并且将所产生的同步信号发送给每一接收接口部件(16，26)，并且每一接收接口部件(16，26)可以依据从分频器(31)提供的同步信号接收数据。依据本专利技术的第二方面，提供了一种数据处理设备，其具有以相同的时序把发送数据发送到多个数据接收器的发送接口部件(18，28)。在该数据处理设备中，所述发送接口部件(18，28)通过将发送数据划分为具有可在预定时钟信号的一个周期内发送的数据长度的数据来产生分组数据，并且将产生的各段分组数据以与所述时钟信号同步的相同时序发送给所述多个数据接收器。依据本专利技术的第三方面，提供了一种数据处理方法，其对由从相同的数据发送器接收相同的数据的多个接收接口部件所接收的数据执行并行处理。所述数据处理方法包括在所述多个接收接口部件之一处接收来自数据发送器的数据的数据接收步骤；检测所接收数据中的错误的错误检测步骤；以及向其他接收接口部件输出关于所检测出的错误的信息的错误信息输出步骤。可以依据通过划分预定时钟信号的频率产生的同步信号来执行数据接收步骤和错误信息输出步骤。所述数据处理方法可以进一步包括在所述接收接口部件之一处接收从其他接收接口部件那里输出的错误信息的错误信息接收步骤；以及数据重新发送请求步骤，其请求数据发送器在以下情况中的至少一种情况下重新发送数据在错误检测步骤检测出错误的情况，以及在错误信息接收步骤接收到错误信息的情况。所述数据处理方法可以进一步包括取消数据的数据取消步骤；以及停止数据接收的数据接收停止步骤，并且其中所述数据取消步骤和数据接收停止步骤是在以下情况中的至少一种情况下执行的在错误检测步骤检测到错误的情况，以及在错误信息接收步骤接收到错误信息的情况，并且所述数据重新发送请求步骤请求重新发送在所述数据取消步骤取消的数据。所述数据取消步骤可以依据同步信号执行。依据本专利技术的第四方面，提供了一种计算机程序，其对由多个接收接口部件接收的数据执行并行处理，其中所述多个接收接口部件用于从同一数据发送器接收相同的数据。所述计算机程序允许计算机执行在所述多个接收接口部件之一处接收来自数据发送器的数据的数据接收步骤；检测所接收数据中的错误的错误检测步骤；以及向其他接收接口部件输出关于所检测出的错误的信息的错误信息输出步骤。可以依据通过划分预定时钟信号的频率产生的同步信号执行数据接收步骤和错误信息输出步骤。所述计算机可以被允许进一步执行在所述接收接口部件之一处接收从其他接收接口部件那里输出的错误信息的错误信息接收步骤；以及数据重新发送请求步骤，其请求数据发送器在以下情况中的至少一种情况下重新发送数据在错误检测步骤检测出错误的情况，以及在错误信息接收步骤接收到错误信息的情况。所述计算机可以被允许进一步执行取消数据的数据取消步骤；以及停止数据接收的数据接收停止步骤，以及所述数据取消步骤和数据接收停止步骤可以在以下情况中的至少一种情况下被执行在错误检测步骤检测到错误的情况，以及在错误信息接收步骤接收到错误信息的情况，并且所述数据重新发送请求步骤可以请求重新发送在所述数据取消步骤取消的数据。所述数据取消步骤可以依据同步信号执行。本专利技术能够允许相同数据的同步处理，即使当发生通信错误的时候。本专利技术能够在相同的数据被并行处理的时候保证数据的一致性。本专利技术能够允许在不对通信线路的长度进行任何限制的情况下设计计算机系统。附图本文档来自技高网...

【技术保护点】
一种数据处理设备，其具有从相同的数据发送器那里接收相同数据的多个接收接口部件（１６，２６），并且并行处理由所述多个接收接口部件（１６，２６）接收到的数据，　　　　其中所述接收接口部件（１６，２６）中的每一个均包括通信错误处理部件（４６），该通信错误处理部件（４６）在当所接收的数据中出现错误时，停止接收所述数据，并向其他接收接口部件（２６，１６）发送一个通信错误信号，以便停止从所述数据发送器接收数据，并且请求所述数据发送器重新发送数据。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：水谷文俊，尾田真也，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]