一种于执行循序连续存取操作时可减少所需标签阵列搜寻动作的快取储存器。此快取储存器具有元件如至少一标签阵列、至少一与上述标签阵列相关的资料阵列、一标签读取控制逻辑模组以控制标签搜寻动作；一与上述标签阵列相关的比较器；以及一储存模组以于处理一第一储存器存取请求时储存该比较器的比较结果，其中，上述第一储存器存取请求的存取对象为位于上述资料阵列中一第一快取线上的一第一资料位址。上述比较结果于处理一第二储存器存取请求时会继续被使用，据此省去为处理上述第二储存器存取请求所需执行的标签阵列搜寻动作；其中，上述第二储存器存取请求的存取对象为一第二资料位址，此第二资料位址循序连续排列于上述第一资料位址旁。
【技术实现步骤摘要】
本专利技术是有关于电脑，特别是有关于降低快取储存器顺系统(cachememory system)的电力损耗。
技术介绍
微处理器是一种能够高速执行指令的装置。微处理器必须与一储存器系统相连结，其中，此储存器系统的容量愈大且速度愈快则愈理想；然而，实作上此种设计不太容易实现。目前一般所采用的方法是使用复合式储存器系统(composite memory system)，所谓复合式储存器系统是同时具有一容量较小但速度较快的快取储存器(cache memory)以及一容量较大但速度较慢的主储存器(main memory)元件。例如，上述快取储存器的存取时间大约为10奈秒(nanosecond)，而上述主储存器的存取时间则大约为100奈秒。快取储存器为一具有相对较小容量与较快速度的储存系统，其位置可为整合于处理器内、靠近处理器或是位于处理器与主储存器之间；快取储存器所储存的是为可以让处理器快速存取的指令或是资料。快取储存器的执行效能主要决定于欲执行程序在存取所需指令资料时对于指令资料的位置与存取时间的掌控好坏程度。自容量较大但速度较慢的主储存器所传来的资料会自动经由可即时支援的硬件而置入快取储存器中，其传输的单位通常称为“资料线”(界于32与256位元组之间)。当处理器请求执行一储存器读取操作(memory read operation)时，系统会检查快取储存器内是否存在有所需的资料；若快取储存器内存在有该所需资料，则由快取储存器直接提供该所需资料给处理器；若快取储存器内并无存在该所需资料，则由处理器自主储存器中擭取该所需资料。由上述可知，利用快取储存器储存经常使用的必要资讯可提升处理器执行效率，因快取储存器能够以较快速度将必要资讯传送至处理器。典型的快取储存器系统是利用资料阵列(data array)储存资料，并利用标签阵列(tag array)储存资料的标签位址。一般来说，一主储存器位址(main memory address)包含一标签区(tagfield)以及一索引区(index field)。其中，上述索引区用以索引储存于一快取标签阵列内的一特定标签位址(tag address)。当存取快取储存器时，系统会读取上述标签位址并与主储存器内的标签区相比较。若此两者相吻合，表示快取储存器中存有所需的资料(此种状况称为快取命中，cachehit)，此时系统自快取储存器中读取所需资料并送至处理器。若此两者不吻合，表示快取储存器中并无存在所需的资料(此种状况称为快取失败，cache miss)，此时系统会自其他元件如主储存器中撷取所需资料。若一欲执行程序对于所需存取资料的位置具有良好的掌控，则于其执行时大部分的处理器存取动作可由快取储存器支援而完成。此时对处理器来说，平均储存器存取时间接近于快取储存器的存取时间，约为一至二个时脉循环；当处理器无法于快取储存器中找到所需资料时会导致一快取失败惩罚(cache miss penalty)，其意义为系统需花费较长的时间自主储存器中撷取资料。传统具有管线结构的快取系统(pipelined cache)于执行操作时先查阅快取标签并比较储存器位址与标签阵列中的标签位址；接著，当上述比较结果为出现快取命中时则针对适当的资料阵列进行存取。现代电脑系统中的快取储存器于执行操作时若欲循序连续撷取资料则经常会造成多重重复存取同一快取线(cache line)的现象，例如，当处理器撷取一指令时，后续指令经常刚好位于下一个位址中。因此，能减少标签阵列读取动作并据以降低整体电力损耗的快取储存器存取方法及其系统，是目前产业所追求的目标。
技术实现思路
本专利技术的目的是提供一种。本专利技术提供的减少快取储存器标签阵列存取动作方法包含接收一第一储存器存取请求；搜寻一标签阵列，其中，该搜寻动作包含比较一与该第一储存器存取请求相关的标签位址与该标签阵列内所储存的一标签项目； 记录该比较结果；当该比较结果为该标签位址与该标签阵列内的标签项目相符合时，存取一第一资料位址，其中，该第一资料位址位于一预定的快取线上，且该预定快取线位于快取储存器内的一资料阵列中；以及令一第二储存器存取请求继续使用该比较结果以便于省略为回应该第二储存器存取请求所执行的标签阵列搜寻动作，其中，该第二储存器存取请求的存取对象为一第二资料位址，该第二资料位址位于该预定快取线上并循序连续排列于该第一资料位址旁。其中还包含预测该第二资料位址是否循序连续排列于该第一资料位址旁。其中还包含预测相对于该第一资料位址，该第二资料位址于该预定快取线上的位置。其中还包含预测该第二资料位址依是递增或是递减顺序而循序连续排列于该第一资料位址旁。其中还包含提供一预测讯号予快取储存器。其中上述令该第二储存器存取请求继续使用该比较结果的动作还包含判断该第一与第二资料位址中何者是指向该预定快取线的起始端。其中上述令该第二储存器存取请求继续使用该比较结果的动作还包含判断该第一与第二资料位址中何者是指向该预定快取线的末端。其中上述记录该比较结果的动作还包含利用一正反器储存该比较结果以供该第二储存器存取请求使用。其中上述记录该比较结果的动作还包含当该第二储存器存取请求是循序连续于该第一储存器存取请求时，利用一多工器产生一输出，其中，该输出用以致能该资料阵列以供该第二储存器存取请求使用。其中上述第一与第二储存器存取请求所请求者为对该快取储存器执行写入操作。其中上述第一与第二储存器存取请求所请求者为对该快取储存器执行读取操作。其中上述比较结果指在该标签阵列内发现快取命中或是快取失败。其中若该比较结果为在该标签阵列内发现快取失败且该第二资料位址于该预定快取线上是循序连续排列于该第一资料位旁，则忽略该第二储存器存取请求。本专利技术提供的减少快取储存器标签阵列存取动作的系统具有一快取储存器，该快取储存器于回应循序连续的快取储存器存取请求时可减少搜寻标签阵列的次数，该快取储存器包含至少一个标签阵列；至少一个与该标签阵列相关的资料阵列；一标签读取控制逻辑模组以控制标签阵列的搜寻动作；一与该标签阵列相关的比较器；一储存模组以于回应一第一储存器存取请求时储存该比较器的比较结果，其中，该第一储存器存取请求的存取对象为一第一资料位址，该第一资料位址位于该资料阵列中的一快取线上；其中，当回应一第二储存器存取请求，且该第二储存器存取请求的存取对象为循序连续排列于该第一资料位址旁的一第二资料位址时，令该第二储存器存取请求继续使用该比较结果以便于省略为回应该第二储存器存取请求所执行的标签阵列搜寻动作。其中上述标签读取控制逻辑模组与一处理器相关，其中，该处理器可提供一讯号以指出该第二资料位址是否循序连续排列于该第一资料位址旁。其中上述讯号还可指出该第二资料位址是依递增或是递减顺序而循序连续排列于该第一资料位址旁。其中还包含一快取控制器命中/失败控制逻辑模组以指出于回应该第一储存器存取请求时储存于该储存模组中的该比较结果是否亦可用于该第二储存器存取请求。其中上述快取控制器命中/失败控制逻辑模组还可指出该第一与第二资料位址中何者位于该快取线的起始端。其中上述快取控制器命中/失败控制逻辑模组还可指出该第一与第二资料位址中何者位于该快取线的末端。其中上述储存模组包含一正反器以及一多工器。附图说明上述本专利技术本文档来自技高网...
【技术保护点】
一由在进行循序连续存取操作时省略不必要的标签阵列搜寻动作以减少快取储存器的电力损耗的方法，该方法包含： 接收一第一储存器存取请求； 搜寻一标签阵列，其中，该搜寻动作包含比较一与该第一储存器存取请求相关的标签位址与该标签阵列内所储存的一标签项目； 记录该比较结果； 当该比较结果为该标签位址与该标签阵列内的标签项目相符合时，存取一第一资料位址，其中，该第一资料位址位于一预定的快取线上，且该预定快取线位于快取储存器内的一资料阵列中；以及 令一第二储存器存取请求继续使用该比较结果以便于省略为回应该第二储存器存取请求所执行的标签阵列搜寻动作，其中，该第二储存器存取请求的存取对象为一第二资料位址，该第二资料位址位于该预定快取线上并循序连续排列于该第一资料位址旁。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：威廉米勒，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。