动态总线仲裁方法和总线仲裁器技术

一种仲裁系统总线的方法，该系统总线由作为第一主控器件的ＣＰＵ、以及第二和第三主控器件共享，该方法包括：存储每一主控器件的第一总线占用率和可变总线占用率。当激活提供给ＣＰＵ的中断信号时，将作为ＣＰＵ的第一总线占用率和可变总线占用率之和的ＣＰＵ的第二总线占用率、以及第二和第三主控器件的第一总线占用率施加到总线仲裁器。当减活中断信号时，将通过从ＣＰＵ的第一总线占用率中减去可变总线占用率获得的ＣＰＵ的第三总线占用率、以及第二和第三主控器件的第一总线占用率施加到总线仲裁器。根据施加到总线仲裁器的总线占用率，来控制系统总线的利用优先权。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种总线仲裁器，并更具体地，涉及一种用于利用中断信号或特权信号来判定利用公共总线的优先权的总线仲裁器及其方法。
技术介绍
在片上系统(SOC)器件中通常实现包括各种功能块的数据处理系统。SOC包括共享公共总线和/或内存的总线主控(master)器件。总线仲裁器控制对公共总线的存取，从而防止例如总线主控器件同时使用公共总线。图1图示了作为SOC实现的数据处理系统100。数据处理系统100包括作为第一总线主控器件的中央处理单元(CPU)102、第二总线主控器IP1 104、第三总线主控器件IP2 106、总线受控(slave)器件IP3 108、和总线仲裁器110。CPU 102、IP1 104、IP2 106、和IP3 108共享系统总线120。IP1 104和IP2 106中每一个可为外围组件互连(PCI)主控器、直接存储器存取(DMA)控制器、以太网控制器等。IP3 108总线受控器件可为例如存储控制器。在数据处理系统100中，CPU 102、IP1 104和IP2 106将各自的总线请求信号REQ发送到总线仲裁器110。总线仲裁器110通过从CPU 102、IP1 104和IP2 106中选择一个并将总线许可信号GNT发送到所选择的器件，而判定总线利用的优先权。总线仲裁器110利用传统总线仲裁算法中设置的仲裁优先权列表来判定利用系统总线120的下一主控器件。可to在总线仲裁算法中存储图2的仲裁优先权列表210。在仲裁优先权列表210中，wk每一主控器件设置一定的总线占用率(％)。给CPU 102分配a％，给IP1 104分配b％，而给IP2 106分配c％。给CPU 102的a％一般高于给IP1 104的b％或给IP2 106的c％。因此，响应于来自总线主控器件102、104、和106的总线请求信号REQ，总线仲裁器110控制系统总线120的利用，使得较高的优先权给予CPU 102，而较低的优先权给予IP1 104或IP2 106。在实时进行压缩和解压的实时操作系统(RTOS)中，如果根据图2所示的固定仲裁优先权顺序来控制总线主控器件102、104、和106的优先权，则即使CPU 102没有请求利用系统总线120，也总被分配最高的优先权，以实现快速处理。换言之，RTOS不能立即响应来自IP1 104或IP2 106的总线请求信号REQ。因此，RTOS提供低总线使用效率。而且，不能期望RTOS具有RTOS通过根据采用的操作模式动态切换系统总线120的使用优先权而立即响应各种操作模式的高性能。所以，存在对具有改善的系统总线使用效率的RTOS多处理器系统的需求。
技术实现思路
一种总线仲裁方法提高了实时操作系统(RTOS)的总线使用效率。RTOS多处理器系统包括总线仲裁器，并提供改善的总线使用效率。根据本专利技术的一个实施例，一种方法仲裁由作为第一主控器件的CPU、以及第二和第三主控器件共享的系统总线。存储CPU以及第二和第三主控器件中每一个的第一总线占用率和可变总线占用率。响应于提供给CPU的中断信号的激活，而将作为CPU的第一总线占用率和可变总线占用率之和的CPU的第二总线占用率、以及第二和第三主控器件的第一总线占用率施加到总线仲裁器。响应于中断信号的减活，而将通过从CPU的第一总线占用率中减去可变总线占用率获得的CPU的第三总线占用率、以及第二和第三主控器件的第一总线占用率施加到总线仲裁器。根据施加到总线仲裁器的CPU的第二和第三总线占用率以及第二和第三主控器件的第一总线占用率，来控制系统总线的利用优先权。根据本专利技术的一个实施例，一种方法仲裁由作为第一主控器件的CPU、以及第二和第三主控器件共享的系统总线。存储CPU以及第二和第三主控器件中每一个的第一总线占用率和可变总线占用率。响应于CPU产生的特权模式信号的激活，而将作为CPU的第一总线占用率和可变总线占用率之和的CPU的第二总线占用率、以及第二和第三主控器件的第一总线占用率施加到总线仲裁器。响应于特权模式信号的减活，而将通过从CPU的第一总线占用率中减去可变总线占用率获得的CPU的第三总线占用率、以及第二和第三主控器件的第一总线占用率施加到总线仲裁器。根据施加到总线仲裁器的CPU的第二和第三总线占用率以及第二和第三主控器件的第一总线占用率，来控制系统总线的利用优先权。根据本专利技术的一个实施例，一种方法仲裁由作为第一主控器件的CPU、以及第二和第三主控器件共享的系统总线。存储CPU以及第二和第三主控器件中每一个的第一总线占用率和可变总线占用率。响应于提供给CPU的中断信号或CPU产生的特权模式信号的激活，而将作为CPU的第一总线占用率和可变总线占用率之和的CPU的第二总线占用率、以及第二和第三主控器件的第一总线占用率施加到总线仲裁器。响应于中断信号或特权模式信号的减活，而将通过从CPU的第一总线占用率中减去可变总线占用率获得的CPU的第三总线占用率、以及第二和第三主控器件的第一总线占用率施加到总线仲裁器。根据施加到总线仲裁器的CPU的第二和第三总线占用率以及第二和第三主控器件的第一总线占用率，来控制系统总线的利用优先权。根据本专利技术的一个实施例，一种系统包括共享系统总线的作为第一主控器件的CPU、以及第二和第三主控器件。该系统包括存储器件和总线仲裁器。存储器件存储第二和第三主控器件的第一总线占用率以及用于增加或减小CPU的第一总线占用率的可变总线占用率。响应于提供给CPU的中断信号，总线仲裁器接收作为CPU的第一总线占用率和可变总线占用率之和的CPU的第二总线占用率、或通过从CPU的第一总线占用率中减去可变总线占用率而获得的CPU的第三总线占用率。总线仲裁器也接收第二和第三主控器件的第一总线占用率，并根据所接收的CPU以及第二和第三主控器件的总线占用率，来控制系统总线的利用优先权。最好是，总线仲裁器包括多路复用器，用于响应于提供给CPU的中断信号，而接收CPU的第二总线占用率或CPU的第三总线占用率。根据本专利技术的一个实施例，一种系统包括共享系统总线的作为第一主控器件的CPU、以及第二和第三主控器件。该系统包括存储器件和总线仲裁器。存储器件存储第二和第三主控器件的第一总线占用率以及用于增加或减小CPU的第一总线占用率的可变总线占用率。响应于CPU产生的特权模式信号，总线仲裁器接收作为CPU的第一总线占用率和可变总线占用率之和的CPU的第二总线占用率、或通过从CPU的第一总线占用率中减去可变总线占用率而获得的CPU的第三总线占用率。总线仲裁器也接收第二和第三主控器件的第一总线占用率，并根据所接收的CPU以及第二和第三主控器件的总线占用率，来控制系统总线的利用优先权。根据本专利技术的一个实施例，一种系统包括共享系统总线的作为第一主控器件的CPU、以及第二和第三主控器件。该系统包括存储器件和总线仲裁器。存储器件存储第二和第三主控器件的第一总线占用率以及用于增加或减小CPU的第一总线占用率的可变总线占用率。响应于提供给CPU的中断信号或CPU产生的特权模式信号，总线仲裁器接收作为CPU的第一总线占用率和可变总线占用率之和的CPU的第二总线占用率、或通过从CPU的第一总线占用率中减去可变总线占用率而获得的CPU的第三总线占用率。总线仲裁器还接收本文档来自技高网...

【技术保护点】
一种仲裁系统总线的方法，系统总线由作为第一主控器件的ＣＰＵ、以及第二和第三主控器件共享，该方法包括：存储ＣＰＵ以及第二和第三主控器件中每一个的第一总线占用率和可变总线占用率；响应于提供给ＣＰＵ的中断信号的激活，而将作为ＣＰＵ 的第一总线占用率和可变总线占用率之和的ＣＰＵ的第二总线占用率、以及第二和第三主控器件的第一总线占用率施加到总线仲裁器；响应于中断信号的减活，而将通过从ＣＰＵ的第一总线占用率中减去可变总线占用率获得的ＣＰＵ的第三总线占用率、以及第二和 第三主控器件的第一总线占用率施加到总线仲裁器；和根据施加到总线仲裁器的ＣＰＵ的第二和第三总线占用率以及第二和第三主控器件的第一总线占用率，来控制系统总线的利用优先权。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李千手，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]