处理不期望的完成分组和具有非成功完成状态的完成分组的方法技术

在计算机系统中，请求设备和完成器设备经由高速串行接口而耦合。请求设备向完成器设备传输用于请求事务的分组。完成器设备在服务该请求期间检查错误情况。如果发现错误情况，完成器设备传输具有除了成功以外的其他完成状态的完成分组。完成分组包括完成器标识字段。请求设备记录完成器标识值，并且在寄存器中指示已经接收到具有非成功完成状态的完成分组。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般地涉及计算机系统领域。更具体地说，本专利技术涉及高速点对点互连和通信体系结构领域。
技术介绍
计算装置，例如计算机系统、服务器、网络交换机和路由器、无线通信设备以及其它电子设备，一般由许多不同的元件组成。这些元件通常包括处理器、系统控制逻辑、存储器系统、输入和输出接口等。为了促进这样的元件之间的通信，计算装置长期依赖于通用输入/输出总线，以使得该计算系统的这些不同的元件能够互相通信来支持由这样的装置提供的种种应用。这种通用总线体系结构最普遍的一种形式或许就是外围组件互连(PCI)总线。PCI总线标准(1998年12月18日发布的外围组件互连(PCI)局域总线规范，修订版2.2)定义了多接点式(multi-drop)、并行总线体系结构，用于在计算装置中以仲裁的方式来互连芯片、扩充板以及处理器/存储器子系统。典型的PCI总线实现具有133Mbps的吞吐量(即，33兆赫兹32位)，而PCI 2.2标准允许每个管脚64位的并行连接，时钟达到133MHz，从而产生超过1Gbps的理论吞吐量。直到最近，由PCI总线体系结构提供的吞吐量已经提供了足够的带宽来适应即使是最先进的计算装置(例如，多处理器服务器应用、网络装置等)的内部通信需要。然而，最近处理能力的发展和输入/输出带宽需求的增长产生了这样的情形诸如PCI总线体系结构的现有的通用体系结构已经变成这样的计算装置中的瓶颈。与现有体系结构相关联的另一个限制是，它们通常不能很好的适合于处理同步(时间相关)数据流。同步数据流的一个例子是多媒体数据流，该多媒体数据流需要传输机制来确保数据消耗与数据接收一样快，并且保证音频部分与视频部分同步。传统的通用输入/输出体系结构异步处理数据，或以带宽允许的随机时间间隔处理数据。这种多媒体数据的异步处理可能导致丢失数据和/或音频和视频错位。附图说明从下面给出的详细描述和本专利技术的实施例的附图，将更完整地理解本专利技术，但是不应该将它们认为是将本专利技术限制到所描述的具有的实施例，它们只是用于解释和理解。图1是计算机系统的一个实施例的方框图。图2是示例性增强型通用输入/输出端口的图形表示。图3是示出了事务层分组头部的开始的一个实施例的格式的示图。图4是支持32位地址格式的请求分组头部的示图。图5是支持64位地址格式的请求分组头部的示图。图6是消息的分组头部的示图。图7是示出了配置事务的请求头部格式的示图。图8是示出了完成头部的格式的一个实施例的示图。图9a和9b结合形成用于处理接收的事务层分组的方法的示例性实施例的流程图。图10是用于处理与接收的请求分组相关联的错误情况的方法的一个图11是用于处理系统代理不期望的完成分组的方法的一个实施例的流程图。图12是请求设备处理具有除了“成功完成”以外的完成状态的完成分组的方法的一个实施例的流程图。图13是完成设备处理具有除了“成功完成”以外的完成状态的完成分组的方法的一个实施例的流程图。具体实施例方式下面描述用于提供在电子装置中使用的可升级和可扩展的通用输入/输出通信平台的基于分组的点对点互连体系结构、通信协议和相关方法的实施例。所公开的实施例涉及增强型通用输入/输出互连体系结构和相关联的通信协议。一个示例性实施例包括根复合体(root complex)、交换器或端点(endpoint)中的一个或多个，所述根复合体包括主桥，其中每个至少结合了增强型通用输入/输出特征的一个子集以支持这些元件之间的增强型通用输入/输出通信。在一个实施例中，使用串行通信信道来执行这些元件的增强型通用输入/输出设备之间的通信，所述串行通信信道使用这样的通信协议，所述协议支持一个或多个创新特征，所述创新特征包括但不局限于虚拟通信信道、基于尾部(tailer)的错误转发(error forwarding)(“尾部”附接在事务层分组以指示错误情况)、对老式(legacy)的基于PCI的设备的支持、多种请求响应类型、流控制和/或数据完整性管理功能。在该实施例中支持的通信协议包括通信协议栈，该通信协议栈包括物理层、数据链路层和事务层。在另一个实施例中，通信代理结合了增强型通用输入/输出引擎，该引擎包括上述特征的子集。此外，各种实施例的一个或多个元件可以以硬件、软件、传播信号或它们的结合来实现。图1提供了电子装置100的方框图，对于本实施例，该电子装置100是计算机系统。系统100包括处理器102、作为根复合体104的一部分的主桥103、交换器108以及端点110，每个元件都如所示地进行耦合。根复合体104、交换器108以及端点110包括增强型通用输入/输出通信端口106的一个或多个实例。如所示，元件102、104、108和110中的每一个都经由增强型通用输入/输出通信端口，通过通信链路112，耦合到至少一个其它元件，其中通信链路112支持一条或多条增强型通用输入/输出通信信道。系统100意于代表多种传统和非传统计算系统、服务器、网络交换器、网络路由器、无线通信用户单元、无线通信电话基础设施元件、个人数字助理、机顶盒或任何电子装置中的任何一个或多个，所述任何电子装置将从通过集成这里描述的增强型通用输入/输出互连体系结构和/或通信协议的至少一个子集而引入的通信资源获益。在该示例性实施例中，处理器102控制电子装置100的功能性能力的一个或多个方面。在这个方面，处理器102可以代表多种控制逻辑设备的任何一个，控制逻辑设备包括但不局限于微处理器、可编程逻辑器件(PLD)、可编程逻辑阵列(PLA)、专用集成电路(ASIC)、微控制器等等的一个或多个。根复合体104提供处理器102和交换机108和端点110之间的通信接口。如这里所使用的，术语“根复合体”指的是最靠近于主控制器、存储器控制器中心、IO控制器中心或者上述元件的任何组合或芯片组/CPU元件的某种组合(即，处于计算系统环境)的增强型通用输入/输出层次的逻辑实体。尽管在图1中被描述为单个单元，根复合体104可以由多个物理组件实现。根复合体104组装有一个或多个增强型通用输入/输出端口106以便于与其它外围设备进行通信，所述外围设备例如是交换器108、端点110以及老式桥114或116，尽管没有对老式桥114或116进行具体描述。在一个实施例中，每个增强型通用输入/输出接口端口代表不同的层次域。在此方面，图1的实施例表示了具有三个层次域的根复合体104。图2是示例性增强型通用输入/输出端口106的图形表示。如所示，在该实施例中，增强型通用输入/输出端口106实现了通信栈，该通信栈包括事务层202、数据链路层204和物理层206，该物理层206包括逻辑子块208和物理子块210。事务层的每个元素都将在下面进行详细讨论。事务层202提供增强型通用输入/输出体系结构和设备核心之间的接口。事务层202的主要职责是为代理中的一个或多个逻辑设备装配和拆解分组。增强型通用输入/输出体系结构的一个主要目标是最大化设备间通信效率。在一个实施例中，事务层实现了管道完全分离事务协议(pipelined fullsplit-transaction protocol)和用于区分事务层分组的排序和处理需求的机制。事务层还包括事务层分组构造和处理。增强型通用输入/输出体系结构的一个实施例支持下面本文档来自技高网...

【技术保护点】
一种方法，包括：在接收设备处接收完成分组；判断所述完成分组是否是所述接收设备所期望的；和如果所述完成分组不是所期望的，则抛弃所述完成分组。

【技术特征摘要】
US 2001-12-28 10/040,7021.一种方法，包括在接收设备处接收完成分组；判断所述完成分组是否是所述接收设备所期望的；和如果所述完成分组不是所期望的，则抛弃所述完成分组。2.如权利要求1所述的方法，其中所述判断所述完成分组是否是所期望的步骤包括判断所述完成分组是否与所述接收设备以前发出的任何未完成请求相对应。3.如权利要求2所述的方法，还包括报告错误情况。4.一种方法，包括在接收设备处接收完成分组，所述完成分组包括完成状态和完成器标识；判断所述完成分组是否包括除了成功以外的完成状态；和如果所述完成状态不是成功，则在第一寄存器中存储所述完成器标识。5.如权利要求4所述的方法，还包括如果所述完成状态不是成功，则在第...

【专利技术属性】
技术研发人员：戴维哈里曼，戴维李，肯尼思克雷塔，贾斯明阿亚诺维奇，加里所罗门，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]