一种基于FPGA的高动态低信噪比捕获算法制造技术

本发明专利技术公开了一种基于FPGA的高动态低信噪比捕获算法，本发明专利技术在实现捕获增益与长伪随机序列LTF长度的非相干积分增益一致情况下，FPGA实现非相干积分长度为随机序列LTFa和随机序列LTFb，使非相干积分长度大量减少，相关运算难度降低，FPGA实现相关运算资源消耗大量减少。本发明专利技术能够实现非相干积分的随机序列LTFa和随机序列LTFb低信噪比捕获并支持高动态捕获，长伪随机序列LTF由多个随机序列LTFa和随机序列LTFb拼接而成，捕获增益等同于LTF长度。本发明专利技术长伪随机序列拆分成两个随机序列，能够使本发明专利技术支持高动态捕获，获得更高的捕获增益，使用更少的资源实现相关运算。

【技术实现步骤摘要】
一种基于FPGA的高动态低信噪比捕获算法
本专利技术属于电子信息
，具体涉及一种基于FPGA的高动态低信噪比捕获算法。
技术介绍
在高动态运动(即运动速度高，速度变化范围大，速度变化快)载体之间实现无线通信，无线通信系统需要具备抗多普勒频偏能力。为了提高抗多普勒频偏能力，无线通信系统捕获用于非相干积分的伪随机序列长度较短，较短的伪随机序列不能够提供足够的捕获增益，信号的捕获又是信号跟踪和解调数据位的前提，从而导致不能满足远距离通信的需求。高动态运动载体无线通信用于捕获的伪随机序列长度不足导致捕获的增益小，载体之间通信距离越远，接收端载体接收到的信号信噪比越低，对捕获能力要求越高，以目前的技术很难满足高动态远距离的使用要求。
技术实现思路
本专利技术的目的在于克服上述不足，提供一种基于FPGA的高动态低信噪比捕获算法，既能满足高多普勒频偏要求，又能通过增加非相干积分的伪随机序列长度，提高捕获增益满足远距离通信要求。为了达到上述目的，本专利技术包括以下步骤：步骤一，由互相关特性好的短伪随机序列LTFa和LTFb组成一个长伪随机序列LTF；步骤二，将长伪随机序列LTF中的随机序列LTFa和随机序列LTFb的长度根据抗多普勒频偏要求设计长度；步骤三，将长伪随机序列LTF的长度根据捕获增益要求确定；步骤四，FPGA同时将输入信号与本地的随机序列LTFa和随机序列LTFb做非相干积分；步骤五，捕获采用时域相关，相关值写入RAM中；步骤六，将相关值与捕获门限阈值比较，判断是否捕获上信号；步骤七，从捕获起始点向前和向后各搜索长伪随机序列LTF长度的相关值做累加，找出累加最大值；步骤八，累加最大值起始数据对应的RAM地址对应的数据位置即为捕获有效位置。步骤三中，确定长伪随机序列LTF的长度由随机序列LTFa和随机序列LTFb拼接组成。步骤四中，非相干积分在相关器中进行，相关器为128个基带符号的并行相关器，128个基带符号与本地存储的随机序列LTFa和随机序列LTFb的共轭信号同时进行复乘运算，复乘结果进行累加求模完成非相干积分。步骤四中，通过AD转换器持续采集的基带数据，基带数据与本地随机序列LTFa、随机序列LTFb的共轭信号进行时域相关运算，同时计算基带数据的能量。基带数据存入RAM1，时域相关运算的运算结果分别存入RAM2和RAM3，基带数据的能量写入RAM4。步骤六中，按照长伪随机序列LTF中随机序列LTFa和随机序列LTFb的存放顺序分别从相关运算结果中读出相关值进行累加运算，与捕获门限做比较，累加结果大于捕获门限则完成帧检测进入同步过程。与现有技术相比，本专利技术在实现捕获增益与长伪随机序列LTF长度的非相干积分增益一致情况下，FPGA实现非相干积分长度为随机序列LTFa和随机序列LTFb，使非相干积分长度大量减少，相关运算难度降低，FPGA实现相关运算资源消耗大量减少。本专利技术能够实现非相干积分的随机序列LTFa和随机序列LTFb低信噪比捕获并支持高动态捕获，长伪随机序列LTF由多个随机序列LTFa和随机序列LTFb拼接而成，捕获增益等同于LTF长度。本专利技术长伪随机序列拆分成两个随机序列，能够使本专利技术支持高动态捕获，获得更高的捕获增益，使用更少的资源实现相关运算。附图说明图1为LTF组成示意图；图2为FPGA实现捕获软件流程图；图3为多普勒频偏分别在0Khz、15Khz、25Khz捕获误检测率与信噪比对应仿真图。具体实施方式下面结合附图对本专利技术做进一步说明。参见图1和图2，本专利技术包括以下步骤：步骤一，由互相关特性好的短伪随机序列LTFa和LTFb组成一个长伪随机序列LTF；步骤二，将长伪随机序列LTF中的随机序列LTFa和随机序列LTFb的长度根据抗多普勒频偏要求设计长度；步骤三，将长伪随机序列LTF的长度根据捕获增益要求确定；步骤四，FPGA同时将输入信号与本地的随机序列LTFa和随机序列LTFb做非相干积分；步骤五，捕获采用时域相关，相关值写入RAM中；步骤六，将相关值与捕获门限阈值比较，判断是否捕获上信号；步骤七，从捕获起始点向前和向后各搜索长伪随机序列LTF长度的相关值做累加，找出累加最大值；步骤八，累加最大值起始数据对应的RAM地址对应的数据位置即为捕获有效位置。实施例：LTF组成结构：通信系统符号速率为15.36Mbps，最大支持抗多普勒频偏25Khz，LTFa、LTFb长度为128个符号，LTF长度为1280个符号，由LTFa、LTFb拼接，LTF组成示结构示意图如图1所示。LTF捕获增益比单独LTFa或LTFb大10dB。LTFa＝128’hDE2EDED121D1DED1DE2EDED1DE2E212E；LTFb＝128’hACDE7E43BCD46AC12BC65B268A2DC81B；LTF＝[LTFa,LTFa,LTFb,LTFb,LTFb,LTFa,LTFb,LTFb,LTFa,LTFb]；需要说明的是，以上LTFa、LTFb以及LTF是本专利技术的一种具体实施方式，其他具有自相关性好的伪随机序列也可作为实现方式。(2)FPGA实现流程：FPGA实现捕获软件流程图如图2所示。无线通信接收载体上电后即开始捕获，AD采集的基带数据写入RAM1，基带数据与本地LTFa、LTFb的共轭信号进行时域相关运算，运算结果分别存入RAM2、RAM3，并同时计算基带数据的能量写入RAM4，按照LTF中LTFa、LTFb存放顺序分别从RAM2、RAM3相关运算结果中读出相关值进行累加运算，与捕获门限做比较，累加结果大于捕获门限则完成帧检测进入同步过程。同步过程从帧检测过门限为起始位置，在RAM2、RAM3相关运算结果中按照LTF中LTFa、LTFb存放顺序读出相关值进行累加运算，向前、向后分别搜索LTF长度的相关值，找出其中最大值，并找出最大值对应基带数据在RAM1中存放的地址，完成同步，捕获过程结束。相关器为128个符号的并行相关器，128个基带符号与本地存储的LTFa、LTFb的共轭信号同时进行复乘运算，复乘结果进行累加求模完成非相干积分。本文档来自技高网...

【技术保护点】
1.一种基于FPGA的高动态低信噪比捕获算法，其特征在于，包括以下步骤：/n步骤一，由互相关特性好的短伪随机序列LTFa和LTFb组成一个长伪随机序列LTF；/n步骤二，将长伪随机序列LTF中的随机序列LTFa和随机序列LTFb的长度根据抗多普勒频偏要求设计长度；/n步骤三，将长伪随机序列LTF的长度根据捕获增益要求确定；/n步骤四，FPGA同时将输入信号与本地的随机序列LTFa和随机序列LTFb做非相干积分；/n步骤五，捕获采用时域相关，相关值写入RAM中；/n步骤六，将相关值与捕获门限阈值比较，判断是否捕获上信号；/n步骤七，从捕获起始点向前和向后各搜索长伪随机序列LTF长度的相关值做累加，找出累加最大值；/n步骤八，累加最大值起始数据对应的RAM地址对应的数据位置即为捕获有效位置。/n

【技术特征摘要】
1.一种基于FPGA的高动态低信噪比捕获算法，其特征在于，包括以下步骤：
步骤一，由互相关特性好的短伪随机序列LTFa和LTFb组成一个长伪随机序列LTF；
步骤二，将长伪随机序列LTF中的随机序列LTFa和随机序列LTFb的长度根据抗多普勒频偏要求设计长度；
步骤三，将长伪随机序列LTF的长度根据捕获增益要求确定；
步骤四，FPGA同时将输入信号与本地的随机序列LTFa和随机序列LTFb做非相干积分；
步骤五，捕获采用时域相关，相关值写入RAM中；
步骤六，将相关值与捕获门限阈值比较，判断是否捕获上信号；
步骤七，从捕获起始点向前和向后各搜索长伪随机序列LTF长度的相关值做累加，找出累加最大值；
步骤八，累加最大值起始数据对应的RAM地址对应的数据位置即为捕获有效位置。


2.根据权利要求1所述的一种基于FPGA的高动态低信噪比捕获算法，其特征在于，步骤三中，确定长伪随机序列LTF的长度由随机序列LTFa和随机序列LTFb拼接组成。


3.根据权利要求1所述的一种基于FPG...

【专利技术属性】
技术研发人员：杨德伟，程鹏，王晨，付雷，李震，
申请(专利权)人：西安思丹德信息技术有限公司，
类型：发明
国别省市：陕西;61