可重新配置的并行查阅表系统技术方案

一种可重新配置的并行查询表系统（１０）包括存储器（１８）；存储器中存储的多个查询表；行索引寄存器（１２），用于保存查询表中的要被查询的值；列索引寄存器（１４），用于存储代表存储器中存储的查询表的起始地址；地址转换电路（１６），响应列索引寄存器（１４）和行索引寄存器（１２）同时生成行索引寄存器（１２）中的每一个值的地址，以并行地定位每一个查询表中的那些值的函数。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种可重新配置的并行查询表系统。相关申请本申请要求以Stein等人2002年2月7日提出的专利技术名称为“8 WAY PARALLEL LOOK-UP TABLE(8路并行查询表)”的美国临时申请作为优先权基础。
技术介绍
诸如当前第二代(2G)个人数字助理(PDA)以及新的(3G)移动无线手机/终端之类的当前的通信应用要求使用MPEG-4流式视频协议。最新一代的视频压缩/解压缩标准主要针对具有中速数据通信链路的设备。查询表在两种技术中都在大规模地使用。例如，在通信中，前向纠错(Reed-Solomon)通常使用256Galois域查询表，数据加密算法等等(DES/3DES，AES)为选择盒(S-Box)使用八个64字节查询表。在视频流式播放中，诸如JPEG、MPEG-2、MPEG-4和Windows Media之类的协议使用霍夫曼(Huffman)查询表来进行可变长度编码(VLC)。传统的DSP和控制器串行地访问这些表，这会导致响应时间变慢。通常，一旦这些表被设计成执行特定的任务，它们就无法用于其他用途。结果，可串行地进行访问的查询表限制了通信和图像处理应用程序的运行速度。
技术实现思路
因此，本专利技术的目标是提供改进的可重新配置的并行查询表系统。本专利技术的另一个目标是提供这样的改进的可重新配置的并行查询表系统，该系统可以同时访问许多查询表。本专利技术的另一个目标是提供这样的改进的可重新配置的并行查询表系统，该系统可以轻松地重新配置，以访问不同数量的和不同大小的查询表。本专利技术的另一个目标是提供这样的改进的可重新配置的并行查询表系统，该系统更快，更加灵活。本专利技术是这样实现的一种真正更快，更加灵活的查询表系统可以这样获得通过将要被查询的值与代表查询表的起始地址的值结合，使存储器中的许多查询表可以同时被访问，从而同时将每一个值转换为地址，以并行地定位每一个查询表中的那些值的函数。本专利技术的特点是提供一种可重新配置的并行查询表系统，包括存储器和存储器中存储的多个查询表。行索引寄存器保存查询表中的要被查询的值，列索引寄存器存储代表存储器中存储的每一个查询表的起始地址。地址转换电路响应列索引寄存器和行索引寄存器，以同时生成行索引寄存器中的每一个值的地址，以并行地定位每一个查询表中的那些值的函数。在优选实施例中，地址转换电路可以包括乘法器电路，用于将代表起始地址的值乘以每一列的长度，还包括加法器电路，用于将行索引寄存器中的值与乘法器电路的输出结合。地址转换电路可以包括“或”电路，用于将来自行索引寄存器的值与列索引寄存器中的相对于行索引寄存器中的值朝着MSB移动N位的值相结合。查询表的大小可以全部相同。附图说明那些精通本技术的人员根据下面对优选实施例的描述和附图可以了解其他目标、特点和优点，其中图1是根据本专利技术的可重新配置的并行查询表系统的简化方框图；图2是典型的线性存储器结构的示意图；图3是显示以并排的查询表布局排列的图2的列的示意图；图4是显示结合行和列索引寄存器值以获取用于在查询表中定位值函数的地址的一种方法的简图；图5是根据本专利技术的用于实现图4中所描述的地址生成的行和列索引寄存器的示意图；图6是图5的寄存器的每一个级中的八位信息的移位和组合，显示了实现的最终地址生成；图7显示了可以用本专利技术获得的查询表的不同配置的数量的样本；图8是根据本专利技术的可重新配置的并行查询表的一个实施例的示意图；图9是图8的其中一个“或”电路的比较详细的示意图；以及图10和11是显示根据本专利技术实现的并行查询表的两种不同配置的示意图。优选的实施例图1显示了根据本专利技术的可重新配置的并行查询表系统10，包括行索引寄存器R2，12和列索引寄存器R1，14，地址转换电路16和包含许多查询表的存储器18。来自存储器18的输出被提供给输出寄存器20。存储器12包括许多查询表，行索引寄存器12保存了那些查询表中的要被查询的值。例如，行索引寄存器12可以保存在存储器18上的查询表中将被查询的角度，其中，每一个查询表都具有不同的函数，这些角度的正弦值、余弦值、正切值等等中的某一个。列索引寄存器14存储了代表存储器中存储的每一个查询表的起始地址的值。例如，如果存储器18保存了八个查询表，其中每一个查询表都有64个字节，与列30、32、34、36、38、40、42、44重合的那些查询表的起点将是0、64、128、192、256、320、384和448。地址转换电路16将行索引寄存器12中的值与每一个查询表的起始地址的表示结合，以同时生成索引寄存器中的每一个值的地址，以并行地定位每一个查询表中的那些值的函数。存储器通常如图3所示以线性方式制成，以便制造方便。如此，存储容量为512字节(每一个字节包括八个位)的存储器将按图2中的存储器18a的方式构建，其中，有八列30-44一个接着一个，并包含字节行0-63、64-127、128-191、192-255、256-319、320-383、384-447、448-511。假设列30-44中的每一列的长度都相等，则存储器18a将很有可能如图3中的存储器18b那样，其中，列30-44中的每一列都并排放置，每一列都延伸六十四行46，编号为0-63。假设要寻址的区域位于第五列和第四行，即，阴影区域，这可以在图2中看作如那里所描述的0-511中的324行。为了确定此特定位置48的地址，在图3的存储器查询表中，可以在乘法器50中将图4中的列索引寄存器14a中的列编码5乘以表的长度(六十四)，产生编号320。如果此编号320与对应于第四行的索引寄存器12a相加，则加法器52的输出将是324，这是图3中的显示为行4和列5的位置48的准确地址，在图2中也直接显示为地址324。相同的概念也可以以数字方式更加有效而简单地获得，如图5所示，其中，行索引寄存器12b和列索引寄存器14b显示为八级寄存器，每一级代表一个字节，每一个字节有8位。在第一级60中驻留了编号四，与前面一样，但是在寄存器14b的第一级62驻留了编号四十，因为此编号将由于三个位的硬连线移动乘以八，以提供编号320，如前所述。具体来说，图6中的级60的展开图显示了八位结构，第三位的位置64中为“1”，代表二进制四。显示了寄存器14b的级62，其八位在第四和第六位的位置为“1”，在66处的“1”代表8，68处的“1”代表32，总共40。然而，如图6所示，寄存器14b的级62的八位相对于寄存器12b的级60的八位向左移动了三个位。这将有效地将级62中的值乘以八。当两个相结合时，通常是“或”运算，结果是九位地址70，其中，第三位72有“1”，第七位74和第九位76代表编号256+64+4＝324，这是适当的地址，如前面参考图2和3所说明的。如果希望将系统分别超出512到1024或2048存储器位置，则还有另外两个位可用，78、80。选择了三个位的移动，以提供八的乘法器，因为使用了八字节寄存器，在八字节大小内不需要置换。本专利技术的结构产生了可以轻松地进行重新配置的系统，因为通过选择所希望的起点，将它除以八，并将该编号存储在级62中，可以简单地建立任何特定查询表的起点，寄存器12b中的每一个其他级都可以具有相同或不同的值，代表查询表的起始地址，以便所有查询表都可以具有相同大小或本文档来自技高网...

【技术保护点】
一种可重新配置的并行查询表系统，包括：存储器；所述存储器中存储的多个查询表；　行索引寄存器，用于保存所述查询表中的要被查询的值；列索引寄存器，用于存储代表所述存储器中存储的每一个所述查询表的起始地址的值；以及 地址转换电路，响应所述列索引寄存器和所述行索引寄存器，以同时生成所述行索引寄存器中的每一个值的地址，以并行地定位每一个查询表中的那些值的函数。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：尤瑟夫斯坦，海姆普瑞姆，
申请(专利权)人：阿纳洛格装置公司，
类型：发明
国别省市：US[美国]