三维（3D）存储器阵列中的集成字线触点结构制造技术

公开了一种包括集成字线(WL)触点结构的存储器阵列。存储器阵列包括多个WL，多个WL至少包括第一WL和第二WL。集成WL触点结构包括分别用于第一WL和第二WL的第一WL触点和第二WL触点。第二WL触点延伸穿过第一WL触点。例如，第二WL触点嵌套在第一WL触点内。中间隔离材料将第二WL触点与第一WL触点隔离。在示例中，第二WL触点延伸穿过第一WL中的孔以到达第二WL。隔离材料将第二WL触点与第一WL中的孔的侧壁隔离。

【技术实现步骤摘要】
三维(3D)存储器阵列中的集成字线触点结构
技术介绍
诸如NAND闪存之类的闪存是非易失性存储介质。三维(3D)闪存阵列通常包括以交错或“阶梯”方式布置的多个字线(WL)，使得每个WL在距存储器阵列的顶部对应的特定距离处。与位于阶梯较高或较浅部分的WL相比，位于阶梯较低或较深部分的WL在距存储器阵列顶部相对较长的距离处。为对应的多个WL形成多个WL触点。随着越来越多级别的存储器单元被封装在存储器阵列内(即，随着WL的数量增加)，WL触点更深地延伸到阵列中，以到达阶梯的相对底部处的WL。因此，随着现代存储器阵列中的存储器单元的级别数量的增加，WL触点的纵横比增加以便维持相同的管芯尺寸。例如，用于接触在阶梯的较深端处的WL的较深的WL触点具有相对较高的纵横比。对于这样的高纵横比WL触点，仍然存在许多挑战。附图说明图1示出了根据本公开的一些实施例的存储器阵列的截面图，该存储器阵列包括多个字线(WL)和对应的多个WL触点，其中，WL触点延伸穿过另一个WL触点并与其隔离。图2A至图2C均示出了根据本公开的一些实施例的集成WL触点结构的横截面的示例性俯视图。图2D示出了根据本公开的一些实施例的集成WL触点结构的示例截面侧视图，其中，集成WL触点结构的两个WL触点之间的中间隔离层延伸直到对应WL组的上WL的底部。图2E示出了根据本公开的一些实施例的存储器阵列的集成WL触点结构的透视图。图3A、图3B示出了根据本公开的一些实施例的WL组中的WL的示例对齐。图4A、图4B示出了根据本公开的一些实施例的示例存储器阵列，其中，集成WL触点结构包括用于多于两个的WL的WL触点。图5A、图5B、图5C、图5D、图5E、图5F、图5G、图5H、图5I、图5J、图5K和图5L共同示出了根据本公开的一些实施例的用于形成用于存储器阵列或其他阶梯结构的集成WL触点结构的方法。图6A示出了包括WL和相应的WL触点的存储器阵列，其中，WL触点中的任何一个都不嵌套在另一个WL触点内；并且图6B示出了根据本公开的一个或多个实施例的包括WL和相应的WL触点的存储器阵列，其中，WL触点嵌套在另一对应的WL触点内以提供集成WL触点结构。图7示出了根据本公开的一个或多个实施例的利用本文公开的存储器结构实现的示例计算系统。具体实施方式本文公开了三维(3D)存储器阵列，其包括多个字线(WL)和对应的多个WL触点。在一些实施例中，WL被布置在多个WL组中，每个WL组包括对应的两个或更多个WL。每个WL组的WL触点被嵌套或以其他方式组合以形成对应的集成WL触点结构。在每个WL组包括两个WL(例如，上WL和下WL)的示例实施例中，集成WL触点结构包括嵌套在外部WL触点内的内部WL触点，其中，中间的隔离层(例如，包括电介质材料和/或电绝缘材料)将内部和外部WL触点电气地和物理地隔离。在一个这样的实施例中，外部WL触点被耦合到对应的WL组的上WL，而内部WL触点被耦合到对应的WL组的下WL。根据一些这样的实施例，内部WL触点延伸穿过外部WL触点，并且还延伸穿过上WL中的通孔(through-hole)以到达下WL。内部WL触点不与上WL中的通孔的侧壁物理或电气接触，这是因为中间的隔离层进一步将内部WL触点与上WL中的通孔的侧壁隔离。许多配置将被领会。总体概述如本文先前所论述的，关于高纵横比WL触点，仍然存在许多挑战。例如，蚀刻相对深的WL触点的深孔特别具有挑战性。更详细地，WL触点的关键尺寸(CD)是在触点的顶部横截面处测量的触点的宽度。增加WL触点的CD引起WL触点相对较低的纵横比，从而有助于蚀刻过程和/或允许添加更多的存储器级别。然而，最深的WL触点的最大CD受WL触点间距以及两个相邻WL触点之间的最小端到端(METE)距离的约束。为此，增加CD导致不期望的效果：对应地增加了WL的宽度，并因此增加了存储器阵列的占用尺寸。因此，本公开提供了集成WL触点结构，其允许增加WL触点的CD，而不对应地增加WL宽度和/或存储器阵列的尺寸。例如，考虑以下示例情况：给定存储器阵列的WL以阶梯形式布置，其中，每个WL在距存储器阵列顶部特定距离处。在一些这样的实施例中，WL被分组到多个WL组中。每个WL组包括两个或更多个连续的或相邻的WL。特定WL组的WL共享对应的集成WL触点结构。例如，假设包括第一WL和邻近的第二WL的WL组，其中，与第二WL相比，第一WL处于阶梯中较高的级别。因此，第一WL在本文中也被称为WL组的“上WL”，并且第二WL也被称为WL组的“下WL”，以反映它们关于阶梯的相对位置。存储器阵列还包括用于上WL的第一WL触点和用于下WL的第二WL触点。在一些实施例中，第一和第二WL触点被组合以形成集成WL触点结构。在一些实施例中，第二WL触点嵌套在第一WL触点内。由于第二WL触点嵌套在第一WL触点内，因此第一WL触点本文中也称为“外部WL触点”，并且第二WL触点在本文中也称为“内部WL触点”。在一些实施例中，内部WL触点延伸穿过外部WL触点，并且两个WL触点通过包括电介质和/或绝缘材料的中间隔离层或隔离结构而物理和电气隔离。在一些这样的实施例中，外部WL触点物理接触或耦合到上WL，而内部WL触点延伸穿过上WL中的通孔到达下WL，并且物理接触或耦合到下WL。内部WL触点与上WL中的通孔的侧壁不物理或电气接触，这是因为隔离层将内部WL触点与上WL中的通孔的侧壁隔离。在一些实施例中，第一互连特征接触外部WL触点的顶部，以将外部WL触点与第一布线结构耦合。类似地，第二互连特征接触内部WL触点的顶部，以将内部WL触点与第二布线结构耦合。尽管以上示例讨论了具有两个WL触点的集成WL触点结构，但是集成WL触点结构也可以包括多于两个的WL触点。在集成WL触点结构中有三个WL触点的示例中，WL触点在本文中对于上WL、中间WL和下WL分别可以称为外部WL触点、中间WL触点和内部WL触点。中间WL触点嵌套在外部WL触点内，并且通过第一隔离层与外部WL触点隔离。类似地，内部WL触点嵌套在中间WL触点内，并通过第二隔离层与中间WL触点隔离。此外，内部WL触点延伸穿过上WL和中间WL中的孔，并且通过第一隔离层和第二隔离层与孔的侧壁隔离。而且，中间触点延伸通过上WL中的孔，并且通过第一隔离层与孔的侧壁隔离。由于在WL组的WL之间共享集成WL触点结构，因此该组的WL不需要相对于彼此交错地布置。在示例中，尽管在另一个示例中可以将上WL和下WL的端部交错，但是上WL的端部现在可以与下WL的对应端实质上对齐。因此，注意，根据一些实施例，不需要典型的阶梯架构，但其他实施例可以包括典型的阶梯架构。因为内部WL触点嵌套在外部WL触点内，所以与将WL触点分开时以及和独立的WL触点相比，外部WL触点具有较大的宽度和较高的CD。因此，集成WL触点结构允许外部WL触点的更高的CD。外部WL触点的CD的增加不会以增加WL宽度或存储器阵列尺寸的任何增加为代价。而是，外部WL触点的CD的增加至少部分地由于内部WL触点延伸穿过本文档来自技高网...

【技术保护点】
1.一种存储器阵列，包括：/n多个字线(WL)，其至少包括第一WL和第二WL；/n分别用于所述第一WL和所述第二WL的第一WL触点和第二WL触点，其中，所述第二WL触点延伸穿过所述第一WL触点；以及/n隔离结构，其用于将所述第二WL触点与所述第一WL触点隔离。/n

【技术特征摘要】
20191112 US 16/681,1641.一种存储器阵列，包括：
多个字线(WL)，其至少包括第一WL和第二WL；
分别用于所述第一WL和所述第二WL的第一WL触点和第二WL触点，其中，所述第二WL触点延伸穿过所述第一WL触点；以及
隔离结构，其用于将所述第二WL触点与所述第一WL触点隔离。


2.根据权利要求1所述的存储器阵列，其中，所述第二WL触点延伸穿过所述第一WL中的孔以到达所述第二WL，并且所述隔离结构将所述第二WL触点与所述第一WL中的所述孔的侧壁隔离。


3.根据权利要求1所述的存储器阵列，其中：
所述多个WL形成所述存储器阵列的阶梯WL结构；并且
与所述第一WL相比，所述第二WL处于所述阶梯的较低级别。


4.根据权利要求3所述的存储器阵列，其中，所述第二WL触点的长度大于所述第一WL触点的长度。


5.根据权利要求1至4中任一项所述的存储器阵列，其中，所述多个WL包括第三WL，并且其中，所述存储器阵列还包括：
用于所述第三WL的第三WL触点，
其中，所述第三WL触点延伸穿过所述第二WL，并且
其中，所述第三WL触点通过附加隔离结构与所述第二WL触点隔离。


6.根据权利要求5所述的存储器阵列，还包括：
支柱，其延伸穿过所述第一WL、所述第二WL和所述第三WL；以及
多个存储器单元，其中，每个存储器单元位于对应的支柱和对应的WL的对应的接合处，
其中，所述第一WL、所述第二WL和所述第三WL中的每一个都具有(i)第一端，所述支柱在所述第一端附近延伸，以及(ii)相对的第二端，对应的WL触点在所述第二端附近耦合，并且
其中，所述第一WL、所述第二WL和所述第三WL的第二端实质上对齐。


7.根据权利要求1至4中任一项所述的存储器阵列，其中，所述多个WL包括第三WL和第四WL，并且其中，所述3D存储器阵列还包括：
分别用于所述第三WL和所述第四WL的第三WL触点和第四WL触点，其中，所述第四WL触点延伸穿过所述第三WL触点和所述第三WL；以及
附加隔离结构，其用于将所述第四WL触点与所述第三WL触点以及所述第三WL隔离，
其中，所述第三WL触点和所述第四WL触点不延伸穿过所述第一WL和所述第二WL。


8.根据权利要求7所述的存储器阵列，还包括：
支柱，其延伸穿过所述第一WL、所述第二WL和所述第三WL；以及
多个存储器单元，其中，每个存储器单元位于对应的支柱和对应的WL的对应的接合处，
其中，所述第一WL、所述第二WL和所述第三WL中的每一个都具有(i)第一端，所述支柱在所述第一端附近延伸，以及(ii)相对的第二端，对应的WL触点在所述第二端附近耦合；
所述第一WL的第二端相对于所述第二WL的第二端偏移第一距离；
所述第二WL的第二端相对于所述第三WL的第二端偏移第二距离；并且
所述第二距离大于所述第一距离。


9.根据权利要求8所述的存储器阵列，其中，所述第一WL的第二端与所述第二WL的第二端实质上...

【专利技术属性】
技术研发人员：N·K·查克拉瓦蒂，K·N·伊森，A·特里帕蒂，E·L·梅斯，J·S·卡治安，R·宾根内尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US