半导体结构及其制作方法技术

本发明专利技术实施例提供一种半导体结构及其制作方法，半导体结构的制作方法包括：提供基底，基底上具有多个相互分立的位线，相邻位线之间具有电容接触孔；形成填充满电容接触孔的填充膜，且填充膜内具有缝隙区域；采用第一刻蚀工艺，对填充膜进行刻蚀以打开缝隙区域，剩余填充膜作为第一填充层；在第一填充层表面依次堆叠形成至少两层基础填充层，距离基底最远的基础填充层填充满剩余电容接触孔；在垂直于基底且沿基底指向位线的方向上，基础填充层的掺杂浓度逐层减小；采用第二刻蚀工艺，对第一填充层和至少部分基础填充层进行刻蚀，以形成电容接触插塞。本发明专利技术实施例有利于在电容接触孔的深宽比较大的情况下，形成顶部形貌较为平坦的电容接触插塞。

【技术实现步骤摘要】
半导体结构及其制作方法
本专利技术实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。
技术介绍
随着动态随机存取存储器(DRAM，DynamicRandomAccessMemory)制程的不断微缩，相邻位线结构之间间距变得越来越小。而相邻位线结构之间间距变小，会导致相邻位线结构之间的电容接触孔的深宽比变大，因而后续在电容接触孔中形成电容接触插塞时，难以控制电容接触插塞的顶部形貌，从而难以保证半导体结构具有较好的良率。在电容接触孔的深宽比较大的情况下，如何形成顶部形貌较好的电容接触插塞，是当前亟待解决的问题。
技术实现思路
本专利技术实施例解决的技术问题为提供一种半导体结构及其制作方法，有利于在电容接触孔的深宽比较大的情况下，形成顶部形貌较为平坦的电容接触插塞，从而有利于提高半导体结构的良率。为解决上述问题，本专利技术实施例提供一种半导体结构的制作方法，包括：提供基底，所述基底上具有多个相互分立的位线，相邻所述位线之间具有电容接触孔；形成填充满所述电容接触孔的填充膜，且所述填充膜内具有缝隙区域；采用第一刻蚀工艺，对所述填充膜进行刻蚀以打开所述缝隙区域，剩余的所述填充膜作为第一填充层，剩余的所述缝隙区域作为位于所述第一填充层内的第一缝隙，所述第一填充层具有连接所述第一缝隙以及所述电容接触孔侧壁的顶面，在平行于所述基底且沿所述第一缝隙指向所述电容接触孔侧壁的方向上，所述顶面与所述基底之间的距离逐渐增大；在所述第一填充层表面依次堆叠形成至少两层基础填充层，距离所述基底最远的所述基础填充层填充满剩余所述电容接触孔；在垂直于所述基底且沿所述基底指向所述位线的方向上，所述基础填充层的掺杂浓度逐层减小；采用第二刻蚀工艺，对所述第一填充层和至少部分所述基础填充层进行刻蚀，以形成电容接触插塞。另外，所述电容接触插塞远离所述基底的顶面与所述基底表面平行。另外，所述第一填充层仅位于所述电容接触孔的底部和部分侧壁上。另外，在所述第一填充层表面依次堆叠形成至少两层基础填充层的工艺步骤包括：形成底层填充层，所述底层填充层填充满所述第一缝隙，位于所述电容接触孔中的所述底层填充层围成凹孔；形成顶层填充层，所述顶层填充层填充满所述凹孔，且所述顶层填充层内具有第二缝隙。另外，所述基础填充层为具有掺杂元素的硅材料层，相邻所述基础填充层中所述掺杂元素的掺杂浓度的差值不高于200atom/cm3。另外，采用沉积工艺形成所述基础填充层，且在沉积过程中，通入具有所述掺杂元素的气体，在垂直于所述基底且沿所述基底指向所述位线的方向上，用于形成所述基础填充层的所述气体的气体流量逐层减小。另外，采用所述第二刻蚀工艺对所述第一填充层和至少部分所述基础填充层进行刻蚀的过程中，所述第二缝隙被去除。另外，采用所述第二刻蚀工艺对所述第一填充层和至少部分所述基础填充层进行刻蚀的过程中，在垂直于所述基底且沿所述基底指向所述位线的方向上，所述第二刻蚀工艺对所述基础填充层的刻蚀速率逐层减小。另外，采用所述第二刻蚀工艺，对所述第一填充层、所述顶层填充层和至少部分所述底层填充层进行刻蚀，以形成所述电容接触插塞。另外，所述基础填充层还位于所述位线顶部；在所述第一填充层表面依次堆叠形成至少两层基础填充层之后，在采用所述第二刻蚀工艺对所述第一填充层和至少部分所述基础填充层进行刻蚀之前，还包括：采用第三刻蚀工艺，对所述基础填充层进行刻蚀至露出所述位线顶部。另外，在采用所述第三刻蚀工艺对所述基础填充层进行刻蚀之前，还包括：对所述基础填充层进行平坦化处理，且剩余的所述基础填充层位于所述位线顶部。另外，所述第一填充层为具有所述掺杂元素的硅材料层，且所述第一填充层中所述掺杂元素的掺杂浓度大于所述基础填充层中所述掺杂元素的掺杂浓度。另外，采用沉积工艺形成所述填充膜和所述基础填充层，且在沉积过程中，通入具有所述掺杂元素的气体，用于形成所述填充膜时的所述气体的气体流量为第一气体流量，用于形成所述基础填充层时的所述气体的气体流量为第二气体流量，所述第一气体流量大于所述第二气体流量。相应地，本专利技术实施例还提供一种半导体结构，包括：基底，所述基底上具有多条相互分立的位线，相邻所述位线之间具有电容接触孔；电容接触插塞，所述电容接触插塞位于所述电容接触孔底部，所述电容接触插塞由第一填充层构成或者所述电容接触插塞由第一填充层和基础填充层构成。另外，所述电容接触插塞远离所述基底的顶面与所述基底表面平行。另外，所述电容接触插塞由所述第一填充层和所述基础填充层构成，所述第一填充层顶部表面存在孔洞，所述基础填充层填充所述第一填充层顶部表面的孔洞。另外，所述第一填充层和所述基础填充层均为具有掺杂元素的硅材料层，且所述第一填充层中所述掺杂元素的掺杂浓度大于所述基础填充层中所述掺杂元素的掺杂浓度。与现有技术相比，本专利技术实施例提供的技术方案具有以下优点：上述技术方案中，在电容接触孔中先形成填充膜，采用第一刻蚀工艺对填充膜进行刻蚀以形成第一填充层，然后在第一填充层表面形成至少两层基础填充层，且基础填充层填充满第一填充层内的第一缝隙，有利于避免后续形成的电容接触插塞中具有空隙，避免降低电容接触插塞的导电性能。此外，因为第一填充层内具有第一缝隙，且第一填充层具有连接第一缝隙以及电容接触孔侧壁的顶面，在平行于基底且沿第一缝隙指向电容接触孔侧壁的方向上，顶面与基底之间的距离逐渐增大，在此基础上，使得在垂直于基底且沿基底指向位线的方向上，基础填充层的掺杂浓度逐层减小，则后续对第一填充层和至少部分基础填充层进行刻蚀时，相同刻蚀时间内，靠近电容接触孔侧壁的基础填充层被刻蚀得多一些，而靠近电容接触孔中间区域的基础填充层被刻蚀得少一些，因而能通过控制相邻基础填充层之间的掺杂浓度的差异，使得最终形成的电容接触插塞的顶部形貌较为平坦，从而有利于减小电容接触插塞与其他导电结构之间的接触电阻，并有利于提高半导体结构的良率。另外，第一填充层仅位于电容接触孔的底部和部分侧壁上，则第一填充层内的第一缝隙远离基底的开口的尺寸较大，有利于后续基础填充层填充满第一缝隙，且位于第一缝隙中的基础填充层内没有空隙，有利于保证后续形成的电容接触插塞中没有空隙，以保证电容接触插塞良好的导电性。附图说明一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。图1至图9为本专利技术第一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图；图10至图13为本专利技术第二实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图。具体实施方式由
技术介绍
可知，现有技术中在电容接触孔的深宽比较大的情况下，如何形成顶部形貌较好的电容接触插塞，是当前亟待解决的问题。经分析可知，为满足DRAM的小型化，相邻位线之间的间距变得越来越小，电容接触孔的深宽比也越来越大，因此在电容接触孔中填充导电材料形成填充层时，相邻位线之间的电容接触孔顶部会提前被导电材本文档来自技高网...

【技术保护点】
1.一种半导体结构的制作方法，其特征在于，包括：/n提供基底，所述基底上具有多个相互分立的位线，相邻所述位线之间具有电容接触孔；/n形成填充满所述电容接触孔的填充膜，且所述填充膜内具有缝隙区域；/n采用第一刻蚀工艺，对所述填充膜进行刻蚀以打开所述缝隙区域，剩余的所述填充膜作为第一填充层，剩余的所述缝隙区域作为位于所述第一填充层内的第一缝隙，所述第一填充层具有连接所述第一缝隙以及所述电容接触孔侧壁的顶面，且在沿所述第一缝隙指向所述电容接触孔侧壁的方向上，所述顶面与所述基底之间的距离逐渐增大；/n在所述第一填充层表面依次堆叠形成至少两层基础填充层，距离所述基底最远的所述基础填充层填充满剩余所述电容接触孔；/n在垂直于所述基底且沿所述基底指向所述位线的方向上，所述基础填充层的掺杂浓度逐层减小；/n采用第二刻蚀工艺，对所述第一填充层和至少部分所述基础填充层进行刻蚀，以形成电容接触插塞。/n

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底上具有多个相互分立的位线，相邻所述位线之间具有电容接触孔；
形成填充满所述电容接触孔的填充膜，且所述填充膜内具有缝隙区域；
采用第一刻蚀工艺，对所述填充膜进行刻蚀以打开所述缝隙区域，剩余的所述填充膜作为第一填充层，剩余的所述缝隙区域作为位于所述第一填充层内的第一缝隙，所述第一填充层具有连接所述第一缝隙以及所述电容接触孔侧壁的顶面，且在沿所述第一缝隙指向所述电容接触孔侧壁的方向上，所述顶面与所述基底之间的距离逐渐增大；
在所述第一填充层表面依次堆叠形成至少两层基础填充层，距离所述基底最远的所述基础填充层填充满剩余所述电容接触孔；
在垂直于所述基底且沿所述基底指向所述位线的方向上，所述基础填充层的掺杂浓度逐层减小；
采用第二刻蚀工艺，对所述第一填充层和至少部分所述基础填充层进行刻蚀，以形成电容接触插塞。


2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述电容接触插塞远离所述基底的顶面与所述基底表面平行。


3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一填充层仅位于所述电容接触孔的底部和部分侧壁上。


4.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述第一填充层表面依次堆叠形成至少两层基础填充层的工艺步骤包括：形成底层填充层，所述底层填充层填充满所述第一缝隙，位于所述电容接触孔中的所述底层填充层围成凹孔；形成顶层填充层，所述顶层填充层填充满所述凹孔，且所述顶层填充层内具有第二缝隙。


5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述基础填充层为具有掺杂元素的硅材料层，相邻所述基础填充层中所述掺杂元素的掺杂浓度的差值不高于200atom/cm3。


6.根据权利要求1所述的半导体结构的制作方法，其特征在于，采用沉积工艺形成所述基础填充层，且在沉积过程中，通入具有所述掺杂元素的气体，在垂直于所述基底且沿所述基底指向所述位线的方向上，用于形成所述基础填充层的所述气体的气体流量逐层减小。


7.根据权利要求4所述的半导体结构的制作方法，其特征在于，采用所述第二刻蚀工艺对所述第一填充层和至少部分所述基础填充层进行刻蚀的过程中，所述第二缝隙被去除。


8.根据权利要求7所述的半导体结构的制作方法，其特征在于，采用所述第二刻蚀工艺对所述第一填充层和至少部分所述基础填充层进行刻蚀的过程中，在垂直于...

【专利技术属性】
技术研发人员：巩金峰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34