受测试集成电路的预测性自适应电源制造技术

一主电源，其通过通道电阻向一受测试集成电路器件（ＤＵＴ）的功率终端提供电流。ＩＣ内的晶体管响应时钟信号边沿而开关，测试期间，在提供给ＤＵＴ的时钟信号边沿之后，该ＤＵＴ在功率输入终端对电流的需求暂时性地增加。为了限制功率输入终端处的电压变化（噪声），一辅助电源向该功率输入终端提供一附加电流脉冲，以满足每个时钟信号周期期间所增加的需求。该电流脉冲幅值是一个关于该时钟周期期间电流需求的预测增长与由一反馈电路控制的用来限制ＤＵＴ功率输入终端处发生的电压变化的自适应信号幅值的函数。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术大体上讲，涉及用来测试集成电路的系统，特别而言，涉及一种用来降低由受测试集成电路执行逻辑的状态转换所导致的受测试集成电路中的电源噪声的装置。
技术介绍
一集成电路(IC)测试器可同时测试一组以半导体晶元上的管芯形式存在的IC。图1是一方框图，其图解阐明了一般的IC测试器10，该测试器10通过探针卡12连接到一组相似的受测试IC器件(DUT)14上，该等受测试IC器件14可形成于一半导体晶元上。测试器10使用弹簧针15或其它构件，将不同的输入与输出终端连接到探针卡12上的一组接点16上。探针卡12包括一组用于接触每个DUT 14的表面上的输入/输出(I/O)垫19的探针18并且提供将接点16链接至探针18的传导性通道20。该等通道通过探针卡12，允许测试器10向DUT 14()发送测试信号并允许其监控由DUT所产生的输出信号。因为数字集成电路通常包括时控的同步逻辑门来响应周期性主时钟信号(CLOCK)的脉冲，所以探针卡12也提供一通道22，通过它，测试器10可向每个DUT 14提供一CLOCK信号。该测试系统还包括用于在正测试DUT 14时向DUT 14供电的电源24并且探针卡12通过探针18将电源24连接到每个DUT 14的功率输入垫26。DUT 14内的每个开关晶体管均具有一固有输入电容，并且为了开关晶体管，晶体管驱动器必须对晶体管的输入电容充电或放电。当驱动器对晶体管的输入电容充电时，其从电源24中引出充电电流。一旦晶体管的输入电容充满，则其驱动器只需提供一相对少量的保持晶体管的输入电容带电使得晶体管保持开或关所需的漏电流。在执行同步逻辑的DUT中，多数晶体管在每个CLOCK信号脉冲的边沿后迅速发生开关转换。这样，在每一CLOCK信号脉冲后，输入每个DUT 14的电源电流I1立即有一个暂时性地增长，以提供改变受测试器件(DUT)中不同晶体管开关状态所需的充电电流。此后在CLOCK信号循环周期中，在该等晶体管已改变状态之后，对电源电流I1的需求降低至一“静止的”稳定状态级别并且保持该级别直到下一CLOCK信号周期开始为止。探针卡12通过信号通道28将电源24连接到每个DUT 14，该等信号通道28具有一固有电阻，在图1中由电阻R1表示。因为电源24的输出与DUT 14的功率输入26间存在一电压降，所以DUT 14的电源电压输入VB在某种程度上低于电源24的输出电压VA，而且虽然VA可以是调整完好的，但VB随电流I1的幅值变化。在每一CLOCK信号周期开始以后，为给开关晶体管输入电容充电所需的I1中的暂时性地增长，增加了经过R1而产生的电压降，从而暂时性地降低了VB。因为发生在每个CLOCK信号脉冲边沿后的电源电压VB的降低是一种噪声形式，其能造成对DUT 14性能的不利影响，所以期望限制其幅值与持续时间。可通过降低电源24与DUT 14间的通道28的电抗，例如通过增加导线尺寸或通过减小通道28的长度来限制噪声。但是实际上可减弱该电抗的量存在限制。也可通过在每一DUT 14功率输入26附近的探针卡12上放置一电容器C1来降低电源噪声。图2图解阐明了当电容器C1不够大时，IC 14的功率输入26处的供电电压VB和电流I1响应输入IC 14的一个CLOCK信号脉冲的行为。注意在T1时刻在CLOCK信号的边沿之后，I1在静止级IQ上方的暂时性地上升造成了经过R1而产生的电压降的暂时性地增加，其接下来造成电源电压VB在其静止级VQ下方的暂时性地下降。图3图解阐明了当电容器C1足够大时，VB和I1的行为。在CLOCK信号脉冲之间，当DUT 14是静止时，电容器C1充电至VB的静止级VQ。在T1时刻，随CLOCK信号的上升(或下降)沿之后，当DUT 14暂时需要更多电流时，电容器C1将一些其储存的电荷供应给DUT 14，从而降低了电源24为满足增长的需求而必须提供的附加电流量。正如图3中可见，C1的出现降低了经过R1而产生的暂时性地电压降的幅值并且从而降低了输入到DUT 14的供电电压VB的下降幅值。对于电容器C1，为了充分限制VB中的变化，电容器必须足够大到能够向DUT 14供应所需电荷而且必须使其放置在DUT 14附近，以使C1与DUT 14间的通路电阻非常低。不幸的是，通常不方便或不可能在每个DUT 14的电源输入终端26附近的探针卡12上安放一大电容器。图4是一般探针卡12的简化俯视图。IC测试器10位于探针卡上方且包含DUT 14的晶元挂在探针卡下方。由于图1中IC测试器10的I/O终端分布在较受测试的晶元的表面积相对大的区域上，所以探针卡12提供了一相对大的上表面25来支持测试器所访问的接点16。另一方面，在晶元上接触DUT 14的探针卡12下侧的探针18(未显示)集中在探针卡12的一个相对小的中心区域的下面。探针卡12的上表面25上的接点16与区域27下的探针18之间的通道电阻是每个接点16及其相应探针间的距离的一个函数。为了最小化电容器C1与DUT间的距离，应将电容器安装在小中心区域27附近(或上方)的探针卡12上。然而，当一个晶元包括大量欲测试的IC或包括一个具有大量稠密堆积的终端的IC时，不存在足够空间来安装足够数目的具有足够尺寸、足够接近中心区域27的电容器C1。
技术实现思路
在使用同步逻辑对受测试集成电路器件(DUT)测试期间，在输入到DUT的时钟信号的每一连续上升沿或下降沿之后，DUT在其对电源电流的需求上经历一暂时性地增加。DUT需要额外电流，以便当形成逻辑器件的晶体管经历响应时钟信号边沿的状态转换时，对晶体管的输入电容充电。本专利技术限制了DUT功率输入终端处的电源电压的改变，该电压改变是由随每个时钟信号脉冲后的电源电流的瞬态增加所致。本专利技术由此降低DUT的功率输入终端处的电源噪声。按照本专利技术，每个时钟信号边沿之后，向DUT的功率输入终端供应充电电流脉冲，以连续地补偿测试期间由主电源供应的电流。由一辅助电源提供适当功率的充电电流脉冲，降低了对主电源增加其输出电流来满足DUT增长的需求的需要。尽管DUT对电流的需求已增加，但主电源的输出电流保持大体上为常数，主电源与DUT间的经过通道电阻而产生的电压降保持大体上为常数。这样DUT的功率输入终端处的供电电压也保持大体上为常数。每一时钟信号边沿后，一DUT所需的附加充电电流量，根据其内部逻辑器件响应该时钟信号边沿所经历的状态变换的数量与本质的不同而不同。既然IC测试需要IC执行一预定状态来改变顺序，那么测试期间，IC的行为，包括其在每个时钟信号边沿期间对电流的需求，是可以预测的。因而在每一时钟信号边沿之后，调节电流脉冲的幅值，以适合随每个时钟信号脉冲后，DUT所需的附加充电电流的预测量。由一DUT随每个时钟信号边沿之后引出的电流增长的预测可基于，例如，由一类似DUT在类似测试条件下引出的电流的测量，或基于该DUT经历的一模拟测试的仿真。虽然任何测试周期期间，可以用十分高的精确度来预测一特别类型的IC可能引出的充电电流量，但是由该类型的任意给定的DUT引出的实际附加充电电流量，可能在某种程度上较预测量高或低。IC制造中随机的工艺变化，使得所有IC在某种程度上行为相异，特别是考虑到状态改变期间其晶体管所需的充电电流量相异。为了本文档来自技高网...

【技术保护点】
一种在一半导体器件测试期间向该半导体器件供应电流的装置，其通过一集成电路测试器经在输入／输出（Ｉ／Ｏ）终端与该集成电路测试器之间提供信号通道的接口构件来访问该半导体器件的该等Ｉ／Ｏ终端，其中该半导体器件包含一功率输入终端用于经由一由该接口构件所提供的电源导线来接收电源电流，且其中该半导体器件在一作为输入被施加至该半导体器件的时钟信号的一组边沿的每个边沿之后暂时性地增加其对电源电流的需求，该装置包括：第一构件，用于该测试期间向该功率输入终端供应一第一电流；第二构 件，用于在该时钟信号的该等边沿的每个边沿之后向该功率输入终端供应一电流脉冲以补偿该第一电流，其中该电流脉冲的幅值是一个关于由一预测信号及一自适应信号所表示出的幅值的函数；及第三构件，用于调节由该自适应信号所表示出的幅值，以响应一出现 在该功率输入终端的电压；其中，将由该预测信号所表示出的幅值设置为与一预测量成比例，通过该预测量，该半导体器件将在下一个时钟信号边沿之后增加其在其功率输入终端对电流的需求。

【技术特征摘要】
US 2002-1-30 10/062,999;US 2002-7-25 10/206,2761.一种在一半导体器件测试期间向该半导体器件供应电流的装置，其通过一集成电路测试器经在输入/输出(I/O)终端与该集成电路测试器之间提供信号通道的接口构件来访问该半导体器件的该等I/O终端，其中该半导体器件包含一功率输入终端用于经由一由该接口构件所提供的电源导线来接收电源电流，且其中该半导体器件在一作为输入被施加至该半导体器件的时钟信号的一组边沿的每个边沿之后暂时性地增加其对电源电流的需求，该装置包括第一构件，用于该测试期间向该功率输入终端供应一第一电流；第二构件，用于在该时钟信号的该等边沿的每个边沿之后向该功率输入终端供应一电流脉冲以补偿该第一电流，其中该电流脉冲的幅值是一个关于由一预测信号及一自适应信号所表示出的幅值的函数；及第三构件，用于调节由该自适应信号所表示出的幅值，以响应一出现在该功率输入终端的电压；其中，将由该预测信号所表示出的幅值设置为与一预测量成比例，通过该预测量，该半导体器件将在下一个时钟信号边沿之后增加其在其功率输入终端对电流的需求。2.根据权利要求1所述的装置，其中该集成电路测试器产生该预测信号。3.根据权利要求1所述的装置，其中该电流脉冲的幅值与由该预测信号及该自适应信号所表示出的该等幅值的一乘积成比例。4.根据权利要求1所述的装置，其中由该自适应信号所表示出的幅值是一关于出现在该功率输入终端处的电压的一时变部分在时间上求积分的函数。5.根据权利要求4所述的装置，其中该第三构件包括滤波构件，用于为出现在该功率输入终端处的电压加以滤波以产生一滤波后电压，该滤波后电压的幅值与出现在该功率输入终端处的该电压的幅值变化成比例；及积分构件，用于积分该滤波后电压以产生该自适应信号。6.根据权利要求1所述的装置，其中该第二构件包括一数模转换器，用来接收该预测信号，且用来产生一幅值与由该预测信号所表示的幅值成比例的模拟信号；一放大器，其具有一由该自适应信号控制的增益；及用于在该等时钟信号边沿的每个边沿之后暂时性地将该模拟信号作为该放大器的输入的构件，使得该放大器在该等时钟信号边沿的每个边沿之后产生一电流脉冲，其中该电流脉冲的幅值是一关于该模拟信号的幅值与由该自适应信号所表示的幅值的函数。7.根据权利要求1所述的装置，其中该第二构件包括一放大器，响应该预测信号与该自适应信号以产生一具有一幅值的模拟信号的构件，该幅值是一关于由该预测信号及该自适应信号所表示出的该等幅值的函数，及在该等时钟信号边沿的每个边沿之后暂时性地将模拟信号作为输入施加至该放大器的构件，使得该放大器在该等时钟边沿的每一边沿之后产生一电流脉冲，其中该电流脉冲的幅值是一关于该模拟信号的幅值的函数。8.根据权利要求1所述的装置，其中该第二构件包括一放大器，其具有一由该自适应信号控制的增益；一电容器；响应该预测信号以将一电容器充电至一电容器电压的构件，该电容器电压是一关于由在该等时钟边沿的每个边沿之前的该预测信号所表示出的幅值的函数；及在该等时钟信号边沿的每个边沿之后暂时性地将该电容器作为输入连接至该放大器的构件，使得该放大器在该等时钟信号边沿的每个边沿之后产生一电流脉冲，其中该电流脉冲的幅值是一关于该电容器电压的幅值和由该自适应信号表示出的幅值的函数。9.根据权利要求1所述的装置，其中该第二构件包括一电源，其产生一电压输出信号，该电压输出信号是一关于由该预测信号所表示出的幅值的函数；一放大器，其由该电源的输出信号供电且具有一由该自适应信号控制的增益；及用于在该等时钟信号边沿的每个边沿之后暂时性地将一模拟信号作为输入施加至该放大器的构件，使得该放大器在该等时钟信号边沿的每个边沿之后产生一电流脉冲，其中该电流脉冲的幅值是一关于该电源的输出信号的电压及由该自适应信号表示出的幅值的函数。10.根据权利要求1所述的装置，其中该接口构件包括一探针板且其中该第二构件安装于该探针板上。11.根据权利要求1所述的装置，其中该接口构件包括一探针板且其中该第三构件被安装于该探针板上。12.根据权利要求1所述的装置，其中由该第三构件提供的反馈调节了由该自适应信号所表示出的幅值，以最小化出现在该功率输入终端处的电压变化。13.根据权利要求1所述的装置，其中该集成电路测试器产生该预测信号，其中该电流脉冲的幅值与由该预测信号及该自适应信号所表示出的该等幅值的一乘积成比例，及其中由该第三构件提供的反馈调节了由该自适应信号表示出的幅值，以使最小化出现在该功率输入终端的该电压变化。14.根据权利要求13所述的装置，其中该接口构件包括一探针板且其中该等第二及第三构件被安装在该探针板上。15.一种用于在一半导体测试期间向该半导体器件提供电流的方法，此方法通过一集成电路测试器经在输入/输出(I/O)终端与该集成电路测试器之间提供通道的接口构件来访问该半导体器件的该等I/O终端，其中该半导体器件包含一功率输入终端，以经由一由该接口构件提供的电源导线来接收电源电流，且其中该半导体器件在一作为输入被施加至该半导体器件的时钟信号的一组边沿的每个边沿之后暂时性地增加其对电源电流的需求，包括如下步骤a.在该测试期间向该功率输入终端供应一第一电流；b.产生一预测信号，其表示一与一预测量成比例的幅值，通过该预测量，该半导体器件将接着增加其在该等时钟信号边沿的每个边沿之后对其功率输入终端处的电流的需求；c.产生一自适应信号，其表示一通过一出现在该功率输入终端处的电压来加以确定的幅值；及d.在该等时钟信号边沿的每个边沿之后，向该功率输入终端供应一电流脉冲以补偿该第一电流，其中该电流脉冲的幅值是一关于由该预测信号与该自适应信号所表示出的该等幅值的函数。16.根据权利要求15所述的方法，其中该集成电路测试器执行步骤b。17.根据权利要求15所述的方法，其中该电流脉冲的幅值与由该预测信号及该自适应信号所表示出的该等幅值的乘积成比例。18.根据权利要求15所述的方法，其中由该自适应信号所表示出的幅值是一关于对出现在该功率输入终端的电压的一时变部分的在时间上求积分的函数。19.根据权利要求18所述的方法，其中步骤c包括如下子步骤c1.对出现在该功率输入终端的电压进行滤波以生成一滤波后电压，其幅值与出现在该功率输入终端处的电压的幅值变化成比例；及c2.积分该滤波后电压，以产生该自适应信号。20.根据权利要求15所述的方法，其中步骤d包括如下子步骤d1.响应该预测信号生成一模拟信号，其幅值与由该预测信号表示出的幅值成比例；d2.在该等时钟信号边沿的每个边沿之后暂时性地将该模拟信号作为输入施加至一放大器，使得该放大器在该等时钟信号边沿的每个边沿之后产生一电流脉冲，其中该电流脉冲的幅值是一关于该模拟信号的幅值及由该自适应信号所表示出的幅值的函数。21.根据权利要求15所述的方法，其中步骤d包括如下子步骤d1.响应该预测信号与该自适应信号产生一模拟信号，其幅值是一关于由该预测信号及该自适应信号所表示出的该等幅值的函数；及d2.在该等时钟信号边沿的每个边沿之后，暂时性地将该模拟信号作为输入施加至该放大器，使得该放大器在该等...

【专利技术属性】
技术研发人员：本杰明N埃尔德里奇，查尔斯A米勒，
申请(专利权)人：佛姆费克托公司，
类型：发明
国别省市：US[美国]