【技术实现步骤摘要】
【国外来华专利技术】
本专利技术属于半导体设备领域。更具体地,本专利技术属于高速差动驱动器和预驱动器领域。
技术介绍
为了降低当今计算机系统的成本和提高其性能,高速串行差动接口逐渐替换高管脚数并行接口,以提供计算机系统组件之间的通信。这些接口上的比特速率正在增加,并且随着比特(bit)速率增加,抖动余量(jitter margin)也相应地降低了。高速差动发送器通过在包括首比特和末比特的比特流中保持一致的交叉点(crossoverpoint)可以提高发送信号质量。如果交叉点的定位是一致的,则可以减少发送器的抖动。一般地,首比特从基态(ground state)进行驱动,而后面的比特在共模电压上交叉。由于不同的交叉点,这增加了首比特的宽度。末比特的宽度也增加了,因为差动信号中只有一个被驱动到基态。由于过程偏差(skew)变化以及工作电压和温度变化的存在,抖动余量被进一步降低。用于提高首比特和末比特质量的现有技术包括使用预加强(pre-emphasis)以及有选择地提升首比特和/或末比特的边缘速率,以便缩短上升时间。然而,利用这些技术时,信号还是从基态进行驱动的,这固有地使首比特和末比特出现不对称,所述不对称没有出现在其他比特上。附图说明根据下面给出的详细说明以及本专利技术实施方案的附图,将能更完整地理解本专利技术,然而,不应该把本专利技术限定为所述的具体实施方案,而只是用来解释和理解。图1是一个计算机系统的方框图,所述计算机系统包括经由互连而耦合到输入/输出中心的存储器控制器中心。图2是驱动器的示意图,所述驱动器耦合到使用共模预充电的预驱动器。图3是图解图2的驱动器和预驱动器 ...
【技术保护点】
一种方法,包括:使差动驱动器电路进入空闲状态,所述差动驱动器电路包括第一输出晶体管和第二输出晶体管;使所述差动驱动器电路进入预充电状态;以及使所述差动驱动器电路进入活动状态。
【技术特征摘要】
【国外来华专利技术】US 2002-6-28 10/186,6381.一种方法,包括使差动驱动器电路进入空闲状态,所述差动驱动器电路包括第一输出晶体管和第二输出晶体管;使所述差动驱动器电路进入预充电状态;以及使所述差动驱动器电路进入活动状态。2.如权利要求1所述的方法,其中使所述差动驱动器电路进入预充电状态的步骤包括使所述第一输出晶体管和第二输出晶体管两者传导电流。3.如权利要求2所述的方法,还包括在所述活动状态之后使所述差动驱动器电路进入附加的预充电状态。4.一种装置,包括第一输出晶体管,当将适当的电势施加到第一输出晶体管栅极时,所述第一输出晶体管将电流导引到第一输出管脚;第二输出晶体管,当将适当的电势施加到第二输出晶体管栅极时,所述第二输出晶体管将电流导引到第二输出管脚;以及预驱动器电路,所述预驱动器电路将大约相同的电势施加到所述第一输出晶体管栅极和所述第二输出晶体管栅极,以使所述第一输出晶体管和第二输出晶体管能分别将大约相同量的电流导引到所述第一输出管脚和第二输出管脚。5.如权利要求4所述的装置,当将逻辑低电势施加到所述第一输出晶体管栅极时,所述第一输出晶体管将电流导引到所述第一输出管脚。6.如权利要求5所述的装置,当将逻辑低电势施加到所述第一输出晶体管栅极时,所述第二输出晶体管将电流导引到所述第二输出管脚。7.如权利要求6所述的装置,对所述第一输出晶体管栅极和第二输出晶体管栅极施加所述逻辑低电势这一操作的发生是响应于所述预驱动器电路进入预充电状态。8.如权利要求7所述的装置,所述预充电状态在空闲状态之后。9.如权利要求8所述的装置,所述预驱动器电路在所述空闲状态期间向所述第一输出晶体管栅极提供逻辑高电势。10.如权利要求9所述的装置,所述预驱动器电路在所述空闲状态期间向所述第二输出晶体管栅极提供逻辑高电势。11.如权利要求10所述的装置,所述预充电状态在活动状态之前。12.如权利要求11...
【专利技术属性】
技术研发人员:罗纳德斯沃茨,何荣山,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。