一种在计算环境内提供高速计算能力而又降低功率消耗的装置，所述装置包括： 比较器，所述比较器具有至少一个比较器输入端； 符号选择器，所述符号选择器与所述比较器电联系；所述符号选择器包括至少两个符号选择器输入数据端和同样数量的专用指示器，所述专用指示器用于为每个所述符号选择器输入数据端标识有符号数与无符号数； 结果标志生成器，所述结果标志生成器与所述符号选择器和所述比较器电联系，以使所述结果标志生成器接收来自所述比较器的第一结果端和来自所述符号选择器的第二结果端，以便产生结果输出。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及数据处理电路和系统，具体地说，涉及在数字信号处理器、媒体处理器或微处理器的数据或指令通路内采用向量或累加器比较器的数字信号处理器、媒体处理器或通用微处理器。
技术介绍
在半导体工业中不断要求减小IC器件的尺寸。同时，还要求在提高总体运行速度的同时降低功率消耗。要求功率消耗低而又要求减小器件尺寸、提高运行速度在今天的比较器设计中提出了特别的挑战。向量和累加器比较器通常是数字信号处理器(DSP)和其他类似器件的数据通路的一部分。在指令发布后，比较器操作直接受DSP控制。比较器宏内的数据操作通常在一个时钟周期内以DSP速度执行。因此，低功率高速DSP需要低功率高速数据宏。对于向量数据通路和累加器数据通路业已采用了超大规模体系结构。16位的向量数据通路管道包括(多个)向量乘法器、(多个)向量加法器、向量逻辑、(多个)向量移位器以及多个向量比较器宏。相比之下，40位的累加器数据通路管道包括(多个)饱和加法器(saturating adder)、累加器逻辑以及多个累加比较器宏。所有数据宏都通过转移寄存器(transition register)壁垒同时接收数据。因此，需要在数据通路内的不同点处的低功率高速比较器，这提出了一个挑战。此外，当比较器从无符号的简单整数应用转为有符号和无符号的浮点数应用时，用于比较器宏的功率和硅面积将显著增大。
技术实现思路
因此，本专利技术提供了一种在计算环境内提供高速计算能力而又降低功率消耗的装置，所述装置包括比较器，所述比较器具有至少一个比较器输入端；符号选择器，所述符号选择器与所述比较器电联系；所述符号选择器包括至少两个符号选择器输入数据端和同样数量的专用指示器，所述专用指示器用于为每个所述符号选择器输入数据端标识有符号数与无符号数；结果标志生成器，所述结果标志生成器与所述符号选择器和所述比较器电联系，以使所述结果标志生成器接收来自所述比较器的第一结果端和来自所述符号选择器的第二结果端，以便产生结果输出。优选地，提供了一种改进的比较器，其消除了用于有符号数的互补逻辑。优选地，在所述多个输入端上和有选择地在诸如Sign端和Ini端之类的其他端上执行集合操作(collective operation)后生成所述结果输出。优选地，提供了一种改进的比较器，所述比较器具有同时处理有符号数和无符号数的能力，使用符号控制信号来告知比较器宏所述数据是否带有符号(即，指令是整数运算还是浮点运算)。优选地，提供了一种改进的比较器设计，所述设计可以将当前半导体器件的高速和低功率要求结合在一起，同时支持减小的总体器件尺寸。优选地，所述结果标志生成器接收不是由所述比较器或所述符号选择器提供给其的其他输入端。优选地，所述比较器具有至少两个比较器输入端。在一个优选实施例中，每个所述比较器输入端都至少是16位长。优选地，所述符号选择器具有两个符号选择器输入端，分别标为第一符号选择器输入端和第二符号选择器输入端。优选地，所述符号选择器输入端具有两个专用指示器，分别标为Am和Bm。优选地，所述Am指示器在所述第一符号选择器输入端包含正数时接通。在一个优选实施例中，所述符号选择器还包括Sign端。优选地，所述符号选择器还包括Sign端和Ini端。在一个优选实施例中，提供给所述比较器的所述输入端又可以通过Ini流被馈给所述符号选择器。在一个优选实施例中，来自所述比较器的输出可以通过Ini流被馈给所述符号选择器。在一个优选实施例中，通过在所述Sign、Am、Bm以及Ini流上执行集合操作来产生第二结果输入。优选地，执行所述集合操作，以便在所述Sign端断开时，无论Am和Bm的值如何，都为所述第二结果输入产生与所述Ini流的值相同的值；或者在所述Sign端接通时，只有在所述Am和Bm都断开时，才为所述第二结果输入产生与所述Ini流的值相同的值。优选地，执行所述集合操作，以便在所述Sign端接通并且在所述Am和Bm也都接通时，产生将与所述Ini流的输入相同的所述第二结果输入。优选地，执行所述集合操作，以便在所述Sign端和所述Bm都接通而所述Am断开时，或者在所述Sign端和所述Am都接通而所述Bm断开时，产生符号将与所述Ini流的符号恰好相反的所述第二结果输入。还提供了一种用于标识有符号数与无符号数的符号选择器，所述符号选择器包括至少两个输入端；用于每个输入端的专用符号指示器，所述指示器分别标为Am，Bm，Cm，...Zm，...；Ini端和Sign端；计算器，所述计算器用于以这样的方式提供结果输出端在所述Sign端断开且无论Am、Bm、...如何时，都产生将与所述Ini流相同的所述结果输出端，或者在所述Sign端接通且只有在所述Am、Bm、...都断开时，才产生将与所述Ini流相同的所述结果输出端。优选地，有两个具有相应的指示器Am和Bm的输入端，并且在所述Sign端、Am和Bm都接通时，产生将与所述Ini流相同的所述结果输出；并且在所述Sign端和所述Bm都接通且只有所述Am断开时，产生符号值与所述Ini流的符号值相反的所述结果输出；或者在所述Sign端和所述Am都接通且只有所述Bm断开时，产生符号值与所述Ini流的符号值相反的所述结果输出。还提供了一种在计算环境内提供高速计算而又降低功率消耗的方法，所述方法包括提供符号选择器单元，用来区分有符号数和无符号数；根据输入数据端的数量，将同样数量的指示器专用于标识有符号数和无符号数；通过Ini端向所述符号选择器提供至少一个其它数据端，所述Ini端又提供来自与所述符号选择器电联系的比较器的信息；在所述符号选择器与结果标志生成器之间建立电联系，所述结果标志生成器还与所述比较器电联系；分别从所述比较器和所述符号选择器向所述结果标志生成器提供第一结果流和第二结果端，以便可以生成结果输出。优选地，所述符号选择器还具有Sign端和至少两个其它输入端，所述至少两个其它输入端具有各自专用的符号指示器Am和Bm。优选地，通过在所述Ini、Am、Bm和Sign端上执行集合操作来生成所述第二结果端，这进一步包括以下步骤在所述Sign端断开且无论Am和Bm的值如何时，产生将与所述Ini流相同的所述第二结果输入；在所述Sign端接通且只有在所述Am和Bm都断开时，产生将与所述Ini流相同的所述第二结果输入；在所述Sign、Am和Bm都接通时，产生将与所述Ini流相同的所述第二结果输入；在所述Sign端和所述Bm都接通而所述Am断开时，或者在所述Sign端和所述Am都接通而所述Bm断开时，产生符号与所述Ini流相反的所述第二结果输入。附图说明现在将仅通过实例的方式并参考附图对本专利技术的诸优选实施例进行说明，这些附图是图1例示了如现有技术中提供的、执行有符号数和无符号数运算的比较器的典型方框图；图2例示了本专利技术的一个实施例的高层方框图；图3详细示出了根据本专利技术的一个实施例的图2的符号选择器；图4例示了根据本专利技术的一个实施例的诸如图3所示的反相MUX 330的细节图。具体实施例方式图1例示了一个如现有技术中提供的典型比较器。数据输入是16位数VA<015>和VB<015>，分别在(110)和(120)处示出。如果数据带有符号，最高有本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：黄威，吴锟，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。