数字信号处理器与标准显示器的接口装置制造方法及图纸

一种属于电子学技术领域的数字信号处理器与标准显示器的接口装置，包括数字信号处理器、门阵列、视频Ｄ／Ａ芯片。数字信号处理器与门阵列相连，门阵列的数据线、控制线、时钟信号输出端与视频Ｄ／Ａ芯片相连。本发明专利技术通过在ＤＳＰ设备的数字信号处理器上扩展一个显示器接口，并通过门阵列和视频Ｄ／Ａ芯片将设备内部运行状态显示数据送往显示器进行显示，使操作人员应尽可能多的了解设备的当前运行情况，及时发现设备的异常，准确判断故障所在，大大增加了设备的安全性，同时降低了设备调试过程的难度。

【技术实现步骤摘要】

本专利技术属于电子学
，涉及到一种显示器接口装置，具体地说是一种数字信号处理器与标准显示器的接口装置。
技术介绍
当前在信号处理、数字图像处理等领域，数字信号处理器(DSP)的应用越来越多，任务的复杂性也越来越高，为了确保设备的可靠性，要求操作人员应尽可能多的了解设备的当前运行情况，及时发现设备的异常，尤其当DSP软件中存在潜在的缺陷而造成设备故障时，仅凭观察现象很难准确判断故障所在，此时设备内部运行状态的显示就显得尤其重要。目前比较常见的DSP设备无结果输出显示设备，当其出现故障时需要专业编程人员用其他计算机接上专用的开发机来进行调试，在计算机界面上显示运行结果，一般的操作人员无法通过观察显示的运行结果指导故障所在。
技术实现思路
为了解决现有技术所存在的问题，本专利技术在DSP设备的数字信号处理器上扩展一个显示器接口，将数字信号处理器与门阵列相连，通过门阵列将设备内部运行状态显示数据送往视频D/A芯片，视频D/A芯片将得到的数据进行数/模变换输出给显示器进行显示，目的是提供一种数字信号处理器与标准显示器的接口装置。本专利技术包括数字信号处理器1、门阵列2、视频D/A芯片3。数字信号处理器1的数据线、地址线、读、写、片选、时钟信号线输出端和外部中断口分别与门阵列2的数据线、地址线、读、写、片选、时钟信号线输入端和同步控制时钟信号输出端相连，门阵列2的数据线、控制线、控制视频D/A芯片3从门阵列2中取数的时钟信号线输出端分别与视频D/A芯片3的数据线、控制线、控制视频D/A芯片3从门阵列2中取数的时钟信号线输入端相连。门阵列2包括双端口存贮器4、I2C总线控制器5、分频电路6。数字信号处理器1的数据线、地址线和读、写、片选信号线输出端分别与双端口存贮器4的数据线、地址线和读、写、片选信号线输入端相连，双端口存贮器4的数据线输出端与视频D/A芯片3的数据线输入端相连。I2C总线控制器5的数据线输入端与数字信号处理器1的数据线输出端相连，I2C总线控制器5的脉冲信号、控制信号输出端分别与视频D/A芯片3的脉冲信号、控制信号输入端相连。数字信号处理器1的时钟信号输出端与分频电路6的时钟信号输入端相连，分频电路6的同步控制时钟信号输出端分别与数字信号处理器1的两个外部中断口相连，分频电路6中控制视频D/A芯片3从门阵列2中取数的时钟信号线输出端与视频D/A芯片3中控制视频D/A芯片3从门阵列2中取数的时钟信号线输入端相连。本专利技术的工作过程当设备开始通电时，数字信号处理器1通过数据线向门阵列2中的I2C总线控制器5输入数据，由I2C总线控制器5产生一路脉冲信号和一路控制信号，脉冲信号和控制信号输入视频D/A芯片3并对其进行初始化设置。数字信号处理器1输出的时钟信号通过门阵列2的分频电路6产生三路时钟信号，一路是经分频产生的供给视频D/A芯片3的时钟信号，该时钟信号控制视频D/A芯片3从双端口存贮器4中取数，数据经视频D/A芯片3转换为模拟视频信号输出给显示器；一路是经分频计数产生的作为场同步控制的时钟信号，该时钟信号既供给视频D/A芯片3作为场同步控制，又供给数字信号处理器1，当此时钟信号的上升沿来到时，引起数字信号处理器1一个外部中断口的中断，通知数字信号处理器1新的一场到来，同时数字信号处理器1中的计数器清零；一路是经分频计数产生的作为行同步控制的时钟信号，此时钟信号既供给视频D/A芯片3作为行同步控制，又供给数字信号处理器1，当此时钟信号上升沿来到时，引起数字信号处理器1另一外部中断口的中断，此时，数字信号处理器1通过片选线选中双端口存贮器4，通过读、写信号线的控制从数据线、地址线向双端口存贮器4存入一行数据，同时计数器加一。数字信号处理器1每向双端口存贮器4存入一行数据，计数器累加一次，当整场数据发送完毕后，等待下一场同步控制时钟信号上升沿的到来。当场同步控制时钟信号上升沿再次来到时，又引起数字信号处理器1中与分频电路6场同步控制信号输出端相连的外部中断口的中断，此时计数器清零，在行同步控制时钟信号上升沿来到时进行下一场数据的发送。本专利技术的有益效果本专利技术通过在DSP设备的数字信号处理器上扩展一个显示器接口，并通过门阵列和视频D/A芯片将设备内部运行状态显示数据送往显示器进行显示，使操作人员应尽可能多的了解设备的当前运行情况，及时发现设备的异常，准确判断故障所在，大大增加了设备的安全性，同时降低了设备调试过程的难度。附图说明图1为本专利技术结构示意图，也是说明书摘要附图。图中1为数字信号处理器、2门阵列、3视频D/A芯片。图2为本专利技术门阵列2结构示意图。图3为本专利技术数字信号处理器的场同步控制中断服务程序流程图。图4为本专利技术数字信号处理器的行同步控制中断服务程序流程图。具体实施例方式本专利技术数字信号处理器1选用型号为TMS320C6203BGNY-300，门阵列2选用型号为1K100，其中的双端口存贮器4、I2C总线控制器5、分频电路6通过编程实现，视频D/A芯片3选用型号为BT864。分频电路6产生的控制视频D/A芯片3从双端口存贮器4中取数的时钟信号为25MHz；供给视频D/A芯片3的V-SYN脚和数字信号处理器1的中断口EXT5作为场同步控制的时钟信号为50Hz；供给视频D/A芯片3的H-SYN脚和数字信号处理器1的中断口EXT4作为行同步控制的时钟信号为15625Hz。根据数字信号处理器1所要完成向显示器输出数据的任务，预先编制程序。预先编制的程序包括场同步控制中断服务程序和行同步控制中断服务程序两个中断服务程序。场同步控制中断服务程序包括下列步骤计数器清零；退出中断服务程序。行同步控制中断服务程序包括下列步骤计数器加一；寄存器向门阵列中的双端口存贮器发送数据；退出中断服务程序。本文档来自技高网...

【技术保护点】
一种数字信号处理器与标准显示器的接口装置，其特征是包括数字信号处理器（１）、门阵列（２）、视频Ｄ／Ａ芯片（３）；数字信号处理器（１）的数据线、地址线、读、写、片选、时钟信号线输出端和外部中断口分别与门阵列（２）的数据线、地址线、读、写、片选、时钟信号线输入端和同步控制时钟信号输出端相连；门阵列（２）的数据线、控制线、控制视频Ｄ／Ａ芯片（３）从门阵列（２）中取数的时钟信号线输出端分别与视频Ｄ／Ａ芯片（３）的数据线、控制线、控制视频Ｄ／Ａ芯片（３）从门阵列（２）中取数的时钟信号线输入端相连。

【技术特征摘要】
1.一种数字信号处理器与标准显示器的接口装置，其特征是包括数字信号处理器(1)、门阵列(2)、视频D/A芯片(3)；数字信号处理器(1)的数据线、地址线、读、写、片选、时钟信号线输出端和外部中断口分别与门阵列(2)的数据线、地址线、读、写、片选、时钟信号线输入端和同步控制时钟信号输出端相连；门阵列(2)的数据线、控制线、控制视频D/A芯片(3)从门阵列(2)中取数的时钟信号线输出端分别与视频D/A芯片(3)的数据线、控制线、控制视频D/A芯片(3)从门阵列(2)中取数的时钟信号线输入端相连。2.根据权利要求1所述数字信号处理器与标准显示器的接口装置，其特征是门阵列(2)包括双端口存贮器(4)、I2C总线控制器(5)、分频电路(6)；数字信号处理器(1)的数据线、地址线和读、写、片选信号线输出端分别与双端口存贮器(4)的数据线、地址线和读、写、片选信号线输入...

【专利技术属性】
技术研发人员：张云峰，韩广良，
申请(专利权)人：中国科学院长春光学精密机械与物理研究所，
类型：发明
国别省市：82[中国|长春]