最低优先级中断的处理器功率状态的知晓分配的方法、系统和装置制造方法及图纸

一种方法，其特征在于，包括：　　　　从第一部件接收第一功率状态信息和从第二部件接收第二功率状态信息；　　　　从所述第一部件接收第一任务优先级信息和从所述第二部件接收第二任务优先级；　　　　从第一装置接收中断请求，用于进行服务；　　　　为所述第一和第二部件评估功率状态和任务优先级信息，以确定哪个部件应服务所述中断请求；　　　　基于所述功率状态和任务优先级信息，选择所述第一部件或所述第二部件为目的地部件，以便服务所述中断请求；以及　　　　将所述中断请求传送给所述目的地部件。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及微处理器和计算机系统领域。本专利技术尤其涉及用于最低优先级中断的处理器功率状态知晓分配的机制的方法和装置。
技术介绍
计算机系统在社会中变得越发普及。计算机的处理能力在广泛的职业范围内提升着员工的效率和生产力。随着购买和拥有计算机的成本不断降低，越来越多的消费者已能利用更新、更快的机器。此外，许多人为了方便而使用笔记本计算机。移动计算机允许用户在离开办公室或旅行时更便捷地传输数据和进行工作。这种情况对于销售人员、公司经理甚至学生来说是相当熟悉的。类似的现象也发生在台式和服务器机器上。随着新设计和新性能的发展，处理器的计算机性能继续指数增长。对移动和台式领域的计算机设计逐渐转向使用多核心或多线程处理器，它们可同时执行许多应用程序和任务。某些系统还用多个物理处理器构成。但是，更高的计算能力的价格还包括实际功率成本。换句话说，在这些机器中的功率消耗变得非常大。由于与功率有关，热考虑也会变得更重要。 附图说明本专利技术借助附图加以说明，其作为实例而非限制性的，其中相同的标号表示相似的元件，且其中图1是根据本专利技术的一个实施例的用包含最低优先级中断的功率状态知晓分配的机制的芯片组和处理器形成的多处理器计算机系统的框图；图2是包括本专利技术的功率状态知晓中断机制的一个实施例的多核心处理器模块和有关芯片组的框图；图3是包括根据本专利技术的功率状态知晓中断机制的另一个实施例的多线程处理器和有关芯片组的框图； 图4说明了本专利技术一个实施例的处理器功率状态；图5是用于一个实施例的芯片组的处理器任务信息表项目的示图；图6A-D是说明用于分配中断的功率状态知晓方法的一个实施例的流程图；以及图7是说明用于中断的处理器功率状态知晓分配的方法的另一个实施例的流程图。具体实施例方式揭示了用于最低优先级中断的处理器功率状态知晓分配的机制的方法和装置。在通用微处理器和芯片组的环境中描述这里所述的实施例，但不限于此。虽然参考处理器和芯片组描述以下的实施例，但其它实施例也可应用于其它类型的集成电路和逻辑装置。本专利技术的相同技术和教导可方便地应用于其它类型的电路和半导体装置，它们能受益于功率监控和改良的中断处理。本专利技术的教导可应用于执行中断的任何处理器或机器。但是，本专利技术不限于多处理器系统或多核心处理器模块，并可应用于其上能执行多线程或多任务的任何微处理器和机器。在以下描述中，为说明起见，阐述了许多特定细节，以便完整地理解本专利技术。然而，本领域的普通技术人员将理解，这些特定细节并非实施本专利技术所必需的。在其它情况中，公知的电气结构和电路未按特殊细节加以阐述，以使本专利技术更清楚。技术进步使得处理器和应用程序并行变得更普遍。作为提升全面系统性能的方式，许多服务器和平台日益转向线程化。许多应用程序已被线程化，被分成多个指令流，以便利用多个处理器。多处理知晓操作系统可以调度这些线程，以便在系统内的多处理器上并行处理。此外，还可以在每个处理器上进行线程水平并行。例如，网络服务、搜索引擎、安全、流媒体和数据库的领域中的双或多处理应用程序可利用多线程和多处理器计算机系统的增强的处理功率。诸如超线程(Hyper-Threading)技术的一种多线程技术是同步多线程技术(SMT)的一种形式，其中可以在一个处理器上同时运行软件应用程序的多个线程。这可以通过复制每个处理器上的架构状态同时共享一组处理器执行资源而实现。该架构状态跟踪程序或线程的流程，且执行资源是进行工作(即，加、乘、加载等等)的处理器上的单元。在某些多处理器系统中，每个处理器具有其自己的处理器执行资源组和其自己的架构状态。在具有多线程能力的多处理器系统中，即使每个处理器仍具有一组执行资源，也可复制每个处理器的架构状态。在调度线程时，操作系统将每个处理器上的独立的架构状态处理成独立的“逻辑”处理器。逻辑处理器共享物理处理器上的几乎所有其它资源，诸如高速缓存、执行单元、分支预测器、控制逻辑和总线。与物理处理器相同，每个逻辑处理器都可独立地响应中断。一个逻辑处理器可跟踪第一软件线程，同时另一个逻辑处理器可同时跟踪第二软件线程。因为多线程共享一组执行资源，所以如果处理器仅正执行一个线程，则一个线程可使用空闲的资源。结果，可以改善整体性能和系统响应。期望改善处理器架构的功率消耗和性能的各种方式。所关心的一个领域涉及来自不同系统装置的处理器的中断请求的处理和服务。在某些系统中，由芯片组逻辑管理中断请求。芯片组逻辑截取这些请求并确定将请求分配给该哪个处理器用于服务。在单处理器系统中，因为芯片组具有单个目标，所以这较容易。但在采用含多个物理和/或逻辑处理器的系统的情况中，中断请求分配的任务会变得错综复杂，因为芯片组尝试最小化中断对性能的影响。高级可编程中断控制器(APIC)架构允许将装置中断传递给一组目标处理器中以最低优先级操作的处理器。通过这些处理器的任务优先级寄存器的内容确定该处理器优先级。该特点基于一概念，即处理器当前运行所处于的优先级表示所执行的任务的关键程度(criticality)。任务优先级越高，就越不期望中断该处理器，因为可能存在对整体性能的不期望的影响。此外，通过将中断引导到系统中以最低优先级操作的处理器，将提供用最少量的等待时间服务该中断的更好机会。当前的中断传递机制是不知晓处理器功率状态的，因此，不知道目标处理器是否处于功率节省模式。这些中断机制不知道处理器是否处于工作状态或某些类型的休眠状态(即，停止许可、深度休眠等)。结果，中断服务请求会以休眠的处理器为目标，这会唤醒该处理器并使其退出休眠模式而进入操作模式，以处理该中断。因为处理器休眠状态被设计为节省功率，所以唤醒休眠的处理器来执行任务会妨碍该目的。随着多处理器和多线程配置在移动和台式计算机系统中变得更普遍，避免传递中断时其它处理器功率节省模式的分配的功率节省技术变得更加重要。本专利技术的实施例启用低优先级中断传递方案，在确定将中断请求发生到哪里时考虑处理器功率节省状态。通过使用本专利技术的实施例，处于比其它处理器更深的休眠状态的处理器将不会是优选的目标，用于最低优先级中断。结果，休眠状态下的处理器会继续按其各休眠状态进行睡眠而不中断，从而更好地节省功率。对于某些实施例，操作系统负责控制处理器根据ACPI规格进入的功率节省状态，也称作C-状态。操作系统或系统管理软件可根据处理器多么空闲来选择合适的功率状态。虽然许多ACPI启用的操作系统是可用的，但也可采用本专利技术的可选实施例来从事所谓的“传统”操作系统和机器，其可以不是ACPI启用的。本专利技术的可选实施例能执行处理器功率状态知晓，最低优先级中断分配，而较少地或没有旧系统中的软件修改。在不能修改的旧的ACPI启用的操作系统中，这是特别期望的。现在参考图1，示出了实例性的计算机系统100。系统100包括诸如处理器101、105以及芯片组116、130的部件，以使用根据本专利技术的用于中断的功率状态知晓分配的机制，诸如这里所述的实施例。系统100表示基于Santa Clara，California的Intel Corporation的PENTIUMIII、PENTIUM4、ItaniumTM和/或XScaleTM微处理器的处理系统，尽管其它系统(包括具有其它处理器的PC、工程工作站、置顶盒等)也可本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：S·考谢克，J·霍瑞干，A·纳费，J·克罗斯兰，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：