带隙基准电压生成电路制造技术

一种带隙基准电压生成电路，包括：第一电流生成器，所述第一电流生成器生成第一绝对温度互补(CTAT)电流和第一绝对温度正比(PTAT)电流；第二电流生成器，所述第二电流生成器生成第二CTAT电流和第二PTAT电流；以及输出电路，所述输出电路基于第一电压和第二电压之间的差来输出基准电压，其中所述第一电压基于第一CTAT电流和第一PTAT电流并且所述第二电压基于第二CTAT电流和第二PTAT电流，其中，第一CTAT电流被第二CTAT电流抵消。

【技术实现步骤摘要】
带隙基准电压生成电路相关申请的交叉引用本申请基于并且要求于2019年11月25日在韩国知识产权局提交的韩国专利申请10-2019-0152595的优先权，该申请的公开内容通过引用的方式整体并入本文中。
本公开涉及带隙基准电压生成电路。
技术介绍
通常，带隙基准电路提供无论温度如何变化都保持恒定电压电平的带隙电压。最近，诸如从其中电源电压随着使用时间而变化的电池被供电的移动设备或者需要高信噪比(SNR)的下一代无线通信标准和车辆间通信设备之类的各种高灵敏度设备需要固定电压的稳定供应。因此，需要一种即使在存在温度的变化时也稳定地输出恒定电平电压的带隙基准电路。
技术实现思路
提供一种用于生成随温度变化而线性变化的基准电压的带隙基准电压生成电路。要解决的技术问题不限于如上所述的技术问题，并因此可以推断出其他技术问题。附加方面将部分地在接下来的描述中阐述，且将部分地通过该描述而变得清楚明白，或者可以通过实践本公开所呈现的实施例而获知。根据本公开的一方面，提供一种带隙基准电压生成电路，其包括：第一电流生成器，所述第一电流生成器被配置为生成第一绝对温度互补(CTAT)电流和第一绝对温度正比(PTAT)电流；第二电流生成器，所述第二电流生成器被配置为生成第二CTAT电流和第二PTAT电流；以及输出电路，所述输出电路被配置为基于第一电压和第二电压之间的差来输出基准电压，其中第一电压基于第一CTAT电流和第一PTAT电流，第二电压基于第二CTAT电流和第二PTAT电流，其中，第一CTAT电流与第二CTAT电流相同。基准电压可以是与第一PTAT电流和第二PTAT电流之间的差成比例的值。第一电流生成器可以包括：第一运算放大器，所述第一运算放大器被配置为接收第一电压和第二电压作为输入，第一电压是第一节点处的电压且第二电压是第二节点处的电压；第一可变电流源，所述第一可变电流源被配置为基于第一运算放大器的输出来输出从电源电压端流到第一节点的电流；第一CTAT电阻器，所述第一CTAT电阻器连接在第一节点和地电压端之间；以及第一PTAT电阻器和第一晶体管，所述第一PTAT电阻器和所述第一晶体管串联连接在第一节点和地电压端之间。第一晶体管的基极和集电极可以连接到地电压端，并且其中，第一PTAT电阻器可以连接在电源电压端和第一晶体管的发射极之间。第二电流生成器可以包括：第二运算放大器，所述第二运算放大器被配置为接收第二电压和第三电压作为输入，第三电压是第三节点处的电压；第二可变电流源，所述第二可变电流源被配置为基于第二运算放大器的输出来输出从电源电压端流到第二节点的电流；第三可变电流源，所述第三可变电流源被配置为基于第二运算放大器的输出来输出从电源电压端流到第三节点的电流；第二CTAT电阻器，所述第二CTAT电阻器连接在第二节点和地电压端之间；第二PTAT电阻器和第二晶体管，所述第二PTAT电阻器和所述第二晶体管串联连接在第二节点和地电压端之间；第三CTAT电阻器，所述第三CTAT电阻器连接在第三节点和地电压端之间；以及第三晶体管，所述第三晶体管连接在第三节点和地电压端之间。第二晶体管的基极和集电极可以连接到地电压端，其中，第三晶体管的基极和集电极可以连接到地电压端，并且其中，第二PTAT电阻器可以连接在电源电压端和第二晶体管的发射极之间。第一晶体管的尺寸可以是第三晶体管的尺寸的M倍，M是大于1的自然数，并且第二晶体管的尺寸可以是第三晶体管的尺寸的N倍，N是大于1的自然数。输出电路可以包括：第四可变电流源，所述第四可变电流源被配置为基于第一运算放大器的输出来输出从电源电压端流到输出节点的电流；以及输出电阻器，所述输出电阻器连接在输出节点和地电压端之间。第一可变电流源、第二可变电流源、第三可变电流源和第四可变电流源中的每一项可以包括以级联形式连接的至少一个晶体管。第一电流生成器还可以包括：可变电阻器，所述可变电阻器连接在第一PTAT电阻器和第一晶体管之间，并且第二电流生成器还可以包括：第三PTAT电阻器，所述第三PTAT电阻器连接在第二PTAT电阻器和第二晶体管之间；以及第三运算放大器，所述第三运算放大器可以被配置为接收第四电压和第五电压作为输入，其中，第四电压是作为第一PTAT电阻器和可变电阻器之间的连接节点的第四节点处的电压，并且第五电压是作为第二PTAT电阻器和第三PTAT电阻器之间的连接节点的第五节点处的电压。第一PTAT电阻器和第二PTAT电阻器的大小可以相等。可变电阻器的电阻值可以被配置为：在第三运算放大器的输出电压增大的同时，基于从第一节点流到第四节点的第一PTAT电流变得小于从第二节点流到第五节点的第二PTAT电流而降低。基于可变电阻器的电阻值降低，当第一PTAT电流的大小增大并且第一PTAT电流和第二PTAT电流变为相等时，第三运算放大器的输出电压可以变为恒定。第一PTAT电流和第二PTAT电流变为相等，输出电路被配置为输出基准电压，使得基准电压变为恒定而与绝对温度的变化无关。可变电阻器可以包括n沟道金属氧化物半导体(NMOS)晶体管，并且其中，该NMOS晶体管的源极连接到第一晶体管的发射极，并且该NMOS晶体管的漏极和栅极连接到地电压端。根据本公开的另一方面，提供一种带隙基准电压生成电路，其包括：第一电流生成器，所述第一电流生成器被配置为生成第一绝对温度互补(CTAT)电流和第一绝对温度正比(PTAT)电流；第二电流生成器，所述第二电流生成器被配置为生成第二CTAT电流和第二PTAT电流；以及输出电路，所述输出电路被配置为输出基准电压，该基准电压使第一CTAT电流和第二CTAT电流抵消，并且具有与第一PTAT电流和第二PTAT电流之间的差成比例的值。第一电流生成器可以包括：第一运算放大器，所述第一运算放大器被配置为接收第一电压和第二电压作为输入，第一电压是第一节点处的电压且第二电压是第二节点处的电压；第一可变电流源，所述第一可变电流源被配置为基于第一运算放大器的输出来输出从电源电压端流到第一节点的电流；第一CTAT电阻器，所述第一CTAT电阻器连接在第一节点和地电压端之间；以及第一PTAT电阻器和第一晶体管，所述第一PTAT电阻器和所述第一晶体管串联连接在第一节点和地电压端之间。根据本公开的另一方面，提供一种带隙基准电压生成电路，其包括：第一运算放大器；第一可变电流源，所述第一可变电流源连接到电源，并且被配置为基于第一运算放大器的输出来输出从电源电压端流出的第一电流；第一绝对温度互补(CTAT)电阻器和第一绝对温度正比(PTAT)电阻器，第一CTAT电阻器和第一PTAT电阻器并联连接到第一可变电流源；第一晶体管，所述第一晶体管连接到第一PTAT电阻器；第二运算放大器；第二可变电流源，所述第二可变电流源连接到电源，并且被配置为基于第二运算放大器的输出来输出从电源电压端流出的第二电流；第二CTAT电阻器和第二PTAT电阻器，第二CTAT电阻器和第二PTAT电阻器本文档来自技高网...

【技术保护点】
1.一种带隙基准电压生成电路，包括：/n第一电流生成器，所述第一电流生成器被配置为生成第一绝对温度互补CTAT电流和第一绝对温度正比PTAT电流；/n第二电流生成器，所述第二电流生成器被配置为生成第二CTAT电流和第二PTAT电流；以及/n输出电路，所述输出电路被配置为基于第一电压和第二电压之间的差来输出基准电压，其中所述第一电压基于第一CTAT电流和第一PTAT电流，并且所述第二电压基于第二CTAT电流和第二PTAT电流，/n其中，第一CTAT电流与第二CTAT电流相同。/n

【技术特征摘要】
20191125 KR 10-2019-01525951.一种带隙基准电压生成电路，包括：
第一电流生成器，所述第一电流生成器被配置为生成第一绝对温度互补CTAT电流和第一绝对温度正比PTAT电流；
第二电流生成器，所述第二电流生成器被配置为生成第二CTAT电流和第二PTAT电流；以及
输出电路，所述输出电路被配置为基于第一电压和第二电压之间的差来输出基准电压，其中所述第一电压基于第一CTAT电流和第一PTAT电流，并且所述第二电压基于第二CTAT电流和第二PTAT电流，
其中，第一CTAT电流与第二CTAT电流相同。


2.根据权利要求1所述的带隙基准电压生成电路，其中，所述基准电压具有与第一PTAT电流和第二PTAT电流之间的差成比例的值。


3.根据权利要求1所述的带隙基准电压生成电路，其中，所述第一电流生成器包括：
第一运算放大器，所述第一运算放大器被配置为接收所述第一电压和所述第二电压作为输入，所述第一电压是第一节点处的电压，并且所述第二电压是第二节点处的电压；
第一可变电流源，所述第一可变电流源被配置为基于所述第一运算放大器的输出来输出从电源电压端流到所述第一节点的电流；
第一CTAT电阻器，所述第一CTAT电阻器连接在所述第一节点和地电压端之间；以及
第一PTAT电阻器和第一晶体管，所述第一PTAT电阻器和所述第一晶体管串联连接在所述第一节点和所述地电压端之间。


4.根据权利要求3所述的带隙基准电压生成电路，
其中，所述第一晶体管的基极和集电极连接到所述地电压端，并且
其中，所述第一PTAT电阻器连接在所述电源电压端和所述第一晶体管的发射极之间。


5.根据权利要求3所述的带隙基准电压生成电路，其中，所述第二电流生成器包括：
第二运算放大器，所述第二运算放大器被配置为接收所述第二电压和第三电压作为输入，所述第三电压是第三节点处的电压；
第二可变电流源，所述第二可变电流源被配置为基于所述第二运算放大器的输出来输出从所述电源电压端流到所述第二节点的电流；
第三可变电流源，所述第三可变电流源被配置为基于所述第二运算放大器的输出来输出从所述电源电压端流到所述第三节点的电流；
第二CTAT电阻器，所述第二CTAT电阻器连接在所述第二节点和所述地电压端之间；
第二PTAT电阻器和第二晶体管，所述第二PTAT电阻器和所述第二晶体管串联连接在所述第二节点和所述地电压端之间；
第三CTAT电阻器，所述第三CTAT电阻器连接在所述第三节点和所述地电压端之间；以及
第三晶体管，所述第三晶体管连接在所述第三节点和所述地电压端之间。


6.根据权利要求5所述的带隙基准电压生成电路，
其中，所述第二晶体管的基极和集电极连接到所述地电压端，
其中，所述第三晶体管的基极和集电极连接到所述地电压端，并且
其中，所述第二PTAT电阻器连接在所述电源电压端和所述第二晶体管的发射极之间。


7.根据权利要求6所述的带隙基准电压生成电路，其中，
所述第一晶体管的尺寸是所述第三晶体管的尺寸的M倍，M是大于1的自然数，并且
所述第二晶体管的尺寸是所述第三晶体管的尺寸的N倍，N是大于1的自然数。


8.根据权利要求5所述的带隙基准电压生成电路，其中，所述输出电路包括：
第四可变电流源，所述第四可变电流源被配置为基于所述第一运算放大器的输出来输出从所述电源电压端流到输出节点的电流；以及
输出电阻器，所述输出电阻器连接在所述输出节点和所述地电压端之间。


9.根据权利要求8所述的带隙基准电压生成电路，其中，所述第一可变电流源、所述第二可变电流源、所述第三可变电流源和所述第四可变电流源中的每一个包括以级联形式连接的至少一个晶体管。


10.根据权利要求5所述的带隙基准电压生成电路，其中，所述第一电流生成器还包括：
可变电阻器，所述可变电阻器连接在所述第一PTAT电阻器和所述第一晶体管之间，并且
所述第一电流生成器和所述第二电流生成器中的至少一个还包括：
第三PTAT电阻器，所述第三PTAT电阻器连接在所述第二PTAT电阻器和所述第二晶体管之间；以及
第三运算放大器，所述第三运算放大器被配置为接收第四电压和第五电压作为输入，
其中，所述第四电压是作为所述第一PTAT电阻器和所述可变电阻器之间的连接节点的第四节点处的电压，并且所述第...

【专利技术属性】
技术研发人员：姜玹旭，金载兴，洪赫基，姜诚赞，尹容燮，李忠镐，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR