基于振荡器的真随机数发生器制造技术

本发明专利技术为一种基于振荡器的真随机数发生器。它由慢时钟发生器、快时钟发生器、采样保持电路和后处理器组成。慢时钟发生器能够产生一个周期随机变化的慢时钟，其周期变化的方均根远远大于快时钟的周期；快时钟由快时钟发生器产生，具有固定的周期；在慢时钟的控制下，采样保持电路对快时钟进行采样，得到随机序列，然后再输入到后处理电路，通过对随机序列进行一系列熵累加运算，输出高性能的真随机数。

【技术实现步骤摘要】

本专利技术属信息安全和集成电路
，具体涉及一种以集成电路方式制作的密码系统中的真随机数发生器，可用在各种密码系统中，为密码算法提供密钥，也可用于产生各种随机种子或初始密码。
技术介绍
现代信息社会迫切需要现代密码学。目前，各种通信网络极大地改变了人们的生活与工作方式。随着信息化社会的不断发展，信息在社会中的地位越来越重要，每个人的生活都与信息的产生、存储、处理和传递密切相关，信息的安全与保密问题成了人人都关心的事情。商业和金融领域也由于Internet，特别是电子商务的发展而更加关注信息安全问题。真随机数发生器在现代密码学领域有非常重要的应用。它是密码系统硬件实现中的重要组成部分。相对于伪随机数发生器，真随机数发生器所产生的随机序列无法预知，不可再现，因此能够更好的保护信息的传输。一般人们利用自然界中的噪声源来产生真随机数，在电路系统中产生真随机数主要由三种方法实现1)利用电阻热噪声源直接放大；2)利用带有抖动噪声的振荡器的采样；3)利用离散时间的混沌系统映射。这三种方法都是基于模拟电路设计，产生高性能的随机序列，为密码算法提供密钥。用做密钥的随机序列一般是二进制的码流。完善的密码系统要求用做密钥的序列足够长，不会出现相同的两组密钥。同时，组成密钥的随机序列随机性能必须非常良好，这样信息在被加密后无法破译。如果密钥的随机性能不够好，加密前和加密后的信息仍有一些相关性的时候，那么分析者就有可能利用这种相关性，通过迭代等等的算法，破译加密后的信息，获得加密前的信息。理想的随机序列要求“0”和“1”完全随机的分布，一阶、二阶以及高阶相关系数足够小，随机性能还需要满足其它一些复杂标准的要求。然而，由于外界一些非理想的因素影响，例如来自电源或者其它部分电路噪声的干扰(有时这样的噪声幅度很大并且是周期性的)，都会影响真随机数发生器的正常工作，使得真随机数发生器输出的随机序列性能变差。因此，对于真随机源产生的随机序列，需要再加上一个后处理的电路，通过一定算法对随机序列进行处理，增加随机序列的熵，进一步提高它的随机性能，达到应用的需要。
技术实现思路
本专利技术的目的在于提出一种真随机数发生器，它能够产生高性能的随机序列，为密码算法提供密钥。本专利技术提出的真随机数发生器，由带有抖动噪声的慢时钟发生器、快时钟发生器、采样保持电路和后处理器组成；慢时钟发生器能够产生一个周期随机变化的慢时钟，其周期变化的方均根远远大于快时钟的周期；快时钟由快时钟发生器产生，具有固定的周期；在慢时钟的控制下，采样保持电路对快时钟进行采样，得到随机序列，然后再输入到后处理电路，通过对随机序列进行一系列熵累加运算，输出高性能的真随机数。本专利技术中，带有抖动噪声的慢时钟指的是慢时钟的周期并不是固定的，它的周期是在一个平均周期的附近变化的，而且每个慢时钟周期离平均周期的距离是不确定的，它符合高斯分布。这种周期抖动的方均根要求比快时钟的周期大5倍以上(如5-10倍)，这样每个慢时钟周期采样快时钟的时候，取“0”或“1”的概率是一样的，达到真随机。所述的慢时钟发生器由一个噪声放大电路、一个滞回比较器和一个反馈调节电路组成。噪声放大电路的输出接滞回比较器，输出周期随机变化的慢时钟。同时反馈调节电路由慢时钟控制，调节噪声放大器的输出电压。所述的噪声放大电路由一个运算放大器、一个噪声源和一个负反馈网络构成；所述的噪声源由两个电阻构成，接在运放的正负输入端；所述的负反馈网络由两个电阻构成。这两个电阻一端共同接在运算放大器负输入端的噪声电阻上，另一端分别接在运算放大器输出端和地上，构成一个负反馈网络，稳定运放的增益。所述的反馈调节电路由一个电荷泵和一个密勒等效电容电路组成。慢时钟控制电荷泵给密勒等效电容充放电，调节运算放大器负输入端的电压；所述的密勒等效电容电路由一个反相器和一个电容组成。电容连接反相器的输入和输出，在反相器的输入端构成一个等效的密勒电容。反相器的输入端接电荷泵的输出，输出端接运算放大器负输入端的噪声电阻。本专利技术中，噪声电阻接在运算放大器的输入端，在运算放大器的输入端叠加了一个小幅度的噪声信号，这样运算放大器的输出电压带有一定幅度的噪声抖动。当慢时钟为高电平时，电荷泵控制电容充电，提高运算放大器正端的电压，使运算放大器的的输出电压升高，升高到滞回比较器的高阈值时，慢时钟又变为低电平。同样，慢时钟为低电平时，电荷泵控制电容放电，运算放大器输出电压降低，到滞回比较器的低阈值时慢时钟变为高电平。因此这样一个回路能够产生一个固定频率的慢时钟。由于电阻热噪声的引入，经过放大后，使得运算放大器的输出带有一定的噪声抖动，因此在运算放大器的输出接近滞回比较器的阈值时，慢时钟在何时跳变就无法预知，即慢时钟的沿会有一定的抖动，周期会发生变化，中心频率就是回路固有的振荡频率。本专利技术提出的快时钟发生器可以是多级反相器级联组成的环振、压控振荡器或者其它任何形式的振荡器。要求振荡器的频率必需足够快，使得慢时钟周期的抖动方均根是快时钟周期的5倍以上。同时要求快时钟的占空比要非常的接近50％，这样在采样时，采“0”和“1”的概率才能精确的接近50％。本专利技术提出的采样保持电路可以是D触发器、T触发器以及其它任何形式的能够实现采样保持功能的电路。本专利技术提出的后处理器包括一个线性反馈移位寄存器及若干个异或门。其中，线性反馈移位寄存器由若干个寄存器串联组成，最后一级寄存器的输出反馈到线性反馈移位寄存器的输入；随机序列中的每一位输入到线性反馈移位寄存器时，都与最后一个寄存器的输出异或，然后输出到下一级异或门的一个输入端；其它输入端的输入是线性反馈移位寄存器中某一级寄存器的输出；可以从线性反馈移位寄存器中选取若干寄存器的输出与输入随机序列进行异或，然后再输入到线性反馈移位寄存器的第一级寄存器。这样从线性反馈移位寄存器输出的随机序列熵值提高，随机性能得到大大改善。附图说明图1是真随机数发生器的具体框图。图2是真随机数发生器工作的流程图。图3是慢时钟发生器的具体电路框图。图4是慢时钟发生器中运算放大器输出端的波形。图5是后处理器的具体电路图。具体实施例方式图1显示了一个真随机数发生器600的框图，包括一个慢时钟发生器100、一个快时钟发生器150、一个采样保持电路160和一个后处理器500。慢时钟发生器100产生周期随机变化的慢时钟，快时钟发生器150产生一个高速振荡的时钟，其周期远远小于慢时钟周期变化的标准偏差。在采样保持电路160中，在慢时钟的控制下，对快时钟进行采样，得到一个“0”和“1”随机分布随机序列。产生的随机序列输入到后处理器500，在慢时钟的控制下，整个序列经过一系列熵累加的处理后，得到高性能的真随机数。图2是真随机数发生器600工作的一个流程图。首先产生一个噪声信号，本电路中的噪声主要由两个噪声电阻提供。然后经过慢时钟发生电路，产生了一个周期随机变化的慢时钟信号。同时另一个振荡器将产生高速的快时钟，频率远远大于慢时钟，一般前者频率是后者频率的10倍以上。然后在采样保持电路中，慢时钟对快时钟进行采样，得到一个随机序列。随机序列经过后处理器后得到最终的真随机数，输出的随机数与慢时钟同步。图3显示是真随机数发生器中慢时钟发生器100的电路框图，由两个噪声电阻108和109、本文档来自技高网...

【技术保护点】
一种基于振荡器的真随机数发生器，其特征在于由带有抖动噪声的慢时钟发生器、快时钟发生器、采样保持电路和后处理器组成；慢时钟发生器能够产生一个周期随机变化的慢时钟，其周期变化的方均根远远大于快时钟的周期；快时钟由快时钟发生器产生，具有固定的周期；在慢时钟的控制下，采样保持电路对快时钟进行采样，得到随机序列，然后再输入到后处理电路，通过对随机序列进行一系列熵累加运算，输出高性能的真随机数。

【技术特征摘要】
1.一种基于振荡器的真随机数发生器，其特征在于由带有抖动噪声的慢时钟发生器、快时钟发生器、采样保持电路和后处理器组成；慢时钟发生器能够产生一个周期随机变化的慢时钟，其周期变化的方均根远远大于快时钟的周期；快时钟由快时钟发生器产生，具有固定的周期；在慢时钟的控制下，采样保持电路对快时钟进行采样，得到随机序列，然后再输入到后处理电路，通过对随机序列进行一系列熵累加运算，输出高性能的真随机数。2.根据权利要求1所述真随机数发生器，其特征在于所述的慢时钟发生器由一个噪声放大电路、一个滞回比较器和一个反馈调节电路组成；噪声放大电路的输出接滞回比较器，输出周期随机变化的慢时钟；同时反馈调节电路由慢时钟控制，调节噪声放大器的输出电压。3.根据权利要求2所述的真随机数发生器，其特征在于所述的噪声放大电路由一个运算放大器、一个噪声源和一个负反馈网络构成；所述的噪声源由两个电阻构成，接在运算放大器的正负输入端；所述的负反馈网络由两个电阻构成，这两个电阻一端共同接在运算放大器负输入端的噪声电阻上，另一端分别接在运算...

【专利技术属性】
技术研发人员：郭亚炜，邓焕，曾晓洋，金荣华，李建，
申请(专利权)人：上海微科集成电路有限公司，
类型：发明
国别省市：31[中国|上海]