一种运算放大器制造技术

本申请公开了一种运算放大器，包括差分输入电路和共源共栅放大电路，其中，差分输入电路包括差分晶体管对、共源共栅晶体管对和辅助运放电路，共源共栅晶体管对与差分晶体管对相连接，辅助运放电路通过控制共源共栅晶体管对的控制端电压，以将差分晶体管对的源漏电压钳位于一恒定电压值，保证差分晶体管对的跨导不随共模输入电压的变化而变化，显著提高了运算放大器的共模抑制比。

【技术实现步骤摘要】
一种运算放大器
本专利技术涉及集成电路
，更具体地，涉及一种运算放大器。
技术介绍
运算放大器广泛应用于电子电路的控制中，根据其具体应用环境对运算放大器的多种指标如输入失调电压、输入失调电流、电源抑制比、共模抑制比等有各种不同的要求。图1示出现有技术的运算放大器的电路示意图。运算放大器又可以分为单级运放、二级运放、多级运放等。如图1所示，一般的单级运放的运算放大器100由差分输入电路110和共源共栅放大电路120组成。差分输入电路110用于根据差分输入信号VIP和VIN得到差分电流信号，共源共栅放大电路120根据该差分电流信号得到差分放大信号Vout。其中，差分输入电路110包括第一PMOS管MP1、第二PMOS管MP2和电流源111。第一PMOS管MP1和第二PMOS管MP2形成差分晶体管对，即第一PMOS管MP1和第二PMOS管MP2的第一端彼此连接，且第一PMOS管MP1和第二PMOS管MP2的第一端都连接至电流源111的第二端，电流源111的第一端连接至正电源端VDD。第一PMOS管MP1的控制端接收差分输入信号VIP，第二PMOS管MP2的控制端接收差分输入信号VIN。第一PMOS管MP1和第二PMOS管MP2的第二端分别输出两路差分电流信号。运算放大器的共模抑制比通常取决于当输入共模电压变化时差分输入电路中差分晶体管对的跨导变化。而在现有技术的运算放大器100中，当输入共模电压发生变化时，第一PMOS管MP1和第二PMOS管MP2的源漏电压Vds也会发生变化，导致差分晶体管对的跨导发生变化，因此共模抑制比较差。
技术实现思路
鉴于上述问题，本专利技术的目的在于提供一种运算放大器，保证差分晶体管对的跨导不随共模输入电压的变化而变化，显著提高了运算放大器的共模抑制比。根据本专利技术的一方面，提供了一种运算放大器，包括差分输入电路和共源共栅放大电路，其中，所述差分输入电路包括：第一PMOS管和第二PMOS管，所述第一PMOS管和所述第二PMOS管构成差分晶体管对，所述第一PMOS管和所述第二PMOS管的控制端用于输入差分输入信号；第三PMOS管和第四PMOS管，所述第三PMOS管和所述第四PMOS管的第一端分别连接至所述第一PMOS管和所述第二PMOS管的第二端，所述第三PMOS管和所述第四PMOS管的控制端彼此连接，所述第三PMOS管和所述第四PMOS管的第二端分别输出两路差分电流信号；以及辅助运放电路，所述辅助运放电路通过控制所述第三PMOS管和所述第四PMOS管的控制端电压，以将所述第一PMOS管和所述第二PMOS管的源漏电压钳位于一预设电压。优选地，所述辅助运放电路包括第一和第二反相输入端、正相输入端以及输出端，所述辅助运放电路的第一反相输入端与所述第一PMOS管的第二端连接，所述辅助运放电路的第二反相输入端与所述第二PMOS管的第二端连接，所述辅助运放电路的正相输入端用于接收所述预设电压，所述辅助运放电路的输出端与所述第三PMOS管和所述第四PMOS管的控制端连接。优选地，所述运算放大器还包括第一电流源，所述第一电流源的第一端与正电源端连接，所述第一电流源的第二端与所述第一PMOS管和所述第二PMOS管的第一端连接。优选地，所述运算放大器还包括依次串联连接于所述第一电流源的第二端和地之间的第一电阻和第二电流源，其中，所述第一电阻和第二电流源的中间节点与所述辅助运放电路的正相输入端连接以提供所述预设电压。优选地，所述共源共栅放大电路包括：串联连接于正电源端和地之间的第五PMOS管、第七PMOS管、第一NMOS管和第三NMOS管；以及串联连接于所述正电源端和地之间的第六PMOS管、第八PMOS管、第二NMOS管以及第四NMOS管，其中，所述第五PMOS管和所述第六PMOS管的控制端彼此连接，并接收第一偏置电压，所述第七PMOS管和所述第八PMOS管的控制端彼此连接，并接收第二偏置电压，所述第一NMOS管和所述第二NMOS管的控制端彼此连接，并接收第三偏置电压，所述第三NMOS管和所述第四NMOS管的控制端彼此连接，且连接于所述第一NMOS管的第一端，所述第一NMOS管和所述第二NMOS管的第二端分别连接至所述第三PMOS管和所述第四PMOS管的第二端以接收所述差分电流信号，所述第二NMOS管的第一端用于输出差分放大信号。根据本专利技术的另一方面，提供了一种运算放大器，包括差分输入电路和共源共栅放大电路，其中，所述差分输入电路包括：第五NMOS管和第六NMOS管，所述第五NMOS管和所述第六NMOS管构成差分晶体管对，所述第五NMOS管和所述第六NMOS管的控制端用于输入差分输入信号；第七NMOS管和第八NMOS管，所述第七NMOS管和所述第八NMOS管的第二端分别连接至所述第五NMOS管和所述第六NMOS管的第一端，所述第七NMOS管和所述第八NMOS管的控制端彼此连接，所述第七NMOS管和所述第八NMOS管的第一端分别输出两路差分电流信号；以及辅助运放电路，所述辅助运放电路通过控制所述第七NMOS管和所述第八NMOS管的控制端电压，以将所述第五NMOS管和所述第六NMOS管的源漏电压钳位于一预设电压。优选地，所述辅助运放电路包括第一和第二反相输入端、正相输入端以及输出端，所述辅助运放电路的第一反相输入端与所述第五NMOS管的第一端连接，所述辅助运放电路的第二反相输入端与所述第六NMOS管的第一端连接，所述辅助运放电路的正相输入端用于接收所述预设电压，所述辅助运放电路的输出端与所述第七NMOS管和所述第八NMOS管的控制端连接。优选地，所述运算放大器还包括第三电流源，所述第三电流源的第一端与所述第五NMOS管和所述第六NMOS管的第二端连接，所述第三电流源的第二端接地。优选地，所述运算放大器还包括依次串联连接于正电源端和地之间的第四电流源和第二电阻，其中，所述第四电流源和第二电阻的中间节点与所述辅助运放电路的正相输入端连接以提供所述预设电压。优选地，所述共源共栅放大电路包括：串联连接于正电源端和地之间的第五PMOS管、第七PMOS管、第一NMOS管和第三NMOS管；以及串联连接于所述正电源端和地之间的第六PMOS管、第八PMOS管、第二NMOS管以及第四NMOS管，其中，所述第五PMOS管和所述第六PMOS管的控制端彼此连接，并接收第一偏置电压，所述第七PMOS管和所述第八PMOS管的控制端彼此连接，并接收第二偏置电压，所述第一NMOS管和所述第二NMOS管的控制端彼此连接，并接收第三偏置电压，所述第三NMOS管和所述第四NMOS管的控制端彼此连接，且连接于所述第一NMOS管的第一端，所述第五PMOS管和所述第六PMOS管的第二端分别连接至所述第七NMOS管和所述第八NMOS管的第一端以接收所述差分电流信号，所述第二NMOS管的第一端用于输出差分放大信号。本专利技术实施例的运算放大器具有以下有益效果。本专利技术的运算放大器包括差分输入电路和共源共栅放大电路，其中，差分输入电路包括差分晶体管对、共源共栅晶体管对、以及辅助运放电路，共源本文档来自技高网...

【技术保护点】
1.一种运算放大器，包括差分输入电路和共源共栅放大电路，其特征在于，所述差分输入电路包括：/n第一PMOS管和第二PMOS管，所述第一PMOS管和所述第二PMOS管构成差分晶体管对，所述第一PMOS管和所述第二PMOS管的控制端用于输入差分输入信号；/n第三PMOS管和第四PMOS管，所述第三PMOS管和所述第四PMOS管的第一端分别连接至所述第一PMOS管和所述第二PMOS管的第二端，所述第三PMOS管和所述第四PMOS管的控制端彼此连接，所述第三PMOS管和所述第四PMOS管的第二端分别输出两路差分电流信号；以及/n辅助运放电路，所述辅助运放电路通过控制所述第三PMOS管和所述第四PMOS管的控制端电压，以将所述第一PMOS管和所述第二PMOS管的源漏电压钳位于一预设电压。/n

【技术特征摘要】
1.一种运算放大器，包括差分输入电路和共源共栅放大电路，其特征在于，所述差分输入电路包括：
第一PMOS管和第二PMOS管，所述第一PMOS管和所述第二PMOS管构成差分晶体管对，所述第一PMOS管和所述第二PMOS管的控制端用于输入差分输入信号；
第三PMOS管和第四PMOS管，所述第三PMOS管和所述第四PMOS管的第一端分别连接至所述第一PMOS管和所述第二PMOS管的第二端，所述第三PMOS管和所述第四PMOS管的控制端彼此连接，所述第三PMOS管和所述第四PMOS管的第二端分别输出两路差分电流信号；以及
辅助运放电路，所述辅助运放电路通过控制所述第三PMOS管和所述第四PMOS管的控制端电压，以将所述第一PMOS管和所述第二PMOS管的源漏电压钳位于一预设电压。


2.根据权利要求1所述的运算放大器，其特征在于，所述辅助运放电路包括第一和第二反相输入端、正相输入端以及输出端，
所述辅助运放电路的第一反相输入端与所述第一PMOS管的第二端连接，
所述辅助运放电路的第二反相输入端与所述第二PMOS管的第二端连接，
所述辅助运放电路的正相输入端用于接收所述预设电压，
所述辅助运放电路的输出端与所述第三PMOS管和所述第四PMOS管的控制端连接。


3.根据权利要求2所述的运算放大器，其特征在于，还包括第一电流源，所述第一电流源的第一端与正电源端连接，所述第一电流源的第二端与所述第一PMOS管和所述第二PMOS管的第一端连接。


4.根据权利要求3所述的运算放大器，其特征在于，还包括依次串联连接于所述第一电流源的第二端和地之间的第一电阻和第二电流源，
其中，所述第一电阻和第二电流源的中间节点与所述辅助运放电路的正相输入端连接以提供所述预设电压。


5.根据权利要求1所述的运算放大器，其特征在于，所述共源共栅放大电路包括：
串联连接于所述正电源端和地之间的第五PMOS管、第七PMOS管、第一NMOS管和第三NMOS管；以及
串联连接于所述正电源端和地之间的第六PMOS管、第八PMOS管、第二NMOS管以及第四NMOS管，
其中，所述第五PMOS管和所述第六PMOS管的控制端彼此连接，并接收第一偏置电压，
所述第七PMOS管和所述第八PMOS管的控制端彼此连接，并接收第二偏置电压，
所述第一NMOS管和所述第二NMOS管的控制端彼此连接，并接收第三偏置电压，
所述第三NMOS管和所述第四NMOS管的控制端彼此连接，且连接于所述第一NMOS管的第一端，
所述第一NMOS管和所述第二NMOS管的第二端分别连接至所述第三PMOS管和所述第四PMOS管的第二端以接收所述差分电流信号，所述第二NMOS管的第一端用于输出差分放大信号。...

【专利技术属性】
技术研发人员：张利地，张海冰，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：北京;11