用于基于快速跳频扩展频谱技术的蜂窝无线通信系统的直接数字频率合成器技术方案

直接数字频率合成器（ＤＤＦＳ）用于生成具有近似正弦波形的振荡器信号（＊（ｔ）），并且可以方便地应用于基于快速跳频扩展频谱（ＦＨＳＳ）技术的蜂窝通信系统中的无线ＲＦ收发器中。本发明专利技术特别地涉及用于减小由引起输出信号（＊（ｔ））的波形抖动的相位截断、振幅和时间量化误差引起的频率合成器的噪声功率密度频谱（＊↓［ｅｅ］（ｋｆ））中的寄生的谐波、电压和／或电流干扰的方法。从而，作为频率控制字（ＦＣＷ）的离散的Ｐ位相位差值（ΔΦ↓［ｓ］（ｎＴ）），被重复地累加以生成具有预定时间周期（Ｎ.Ｔ）的数字锯齿信号（Φ↓［ｓ］（ｎＴ））的Ｐ’位采样，然后被提交至将获取的离散相位输入值（Φ↓［ｓ］（ｎＴ））转换至一组离散的正弦振幅采样值（ｓ（ｎＴ））的相位至正弦振幅转换。此后，这些正弦振幅采样值ｓ（ｎＴ）被转换成近似的量化模拟正弦波（α↓［１］’（ｔ））。根据下面发明专利技术的一个实施例，寄生谐波（ＤＳＣ）通过将随机数（ｒ（ｎＴ））的Ｐ”位数字字表示与获取的正弦振幅采样值＊相加，在整个信号频谱范围内扩展。由此，干扰的周期结构、近似正弦波（＊（ｔ））的相位截断和量化误差（＊（ｎｔ））被破坏，并且由该误差信号（＊（ｎｔ））引起的它的寄生离散噪声功率密度频谱（＊↓［ｅｅ］（ｋｆ））被转换成宽带连续噪声功率频谱（＊↓［ｅｅ］（ｆ））最后，通过从在该直接数字频率合成单元（ＤＤＦＳ）的模拟输出端的该量化的模拟正弦波近似（α↓［１］’（ｔ））中减去该随机数（ｒ（ｎＴ））的数－模转换表示，补偿该附加的噪声。

【技术实现步骤摘要】
【国外来华专利技术】
和背景下面的专利技术一般地涉及直接数字频率合成器(DDFS)的体系结构领域，该直接数字频率合成器用于生成具有近似正弦波形的数字控制振荡器信号，可以有利地应用于基于快速跳频扩展频谱(FHSS)技术的蜂窝通信系统中的无线RF收发器。本专利技术特别地涉及用于减小由相位截断和振幅量化误差及对在DDFS输出波形中引入抖动的所应用数-模转换器的非理想性引起的频率合成器的噪声功率密度频谱中寄生的(spurious)谐波、电压和电流干扰(glitch)的方法。现在，从复杂雷达系统到无线通信设备及家庭娱乐设备，例如汽车无线电设备和立体声系统，精确正弦波形的生成在绝大多数电子设备中起着至关重要的作用。例如，由无线RF收发器的集成的振荡器生成的载波频率必须由非常高的绝对精度定义。由于现代通信系统和基于快速跳频扩展频谱(FHSS)技术(例如，蓝牙)的标准要求在宽带宽上快速并精确的调谐，因此这个频率必须以小的精确的步长变化。用于传统蜂窝通信系统的频率合成器因此经常使用能够减小噪声功率电平和合成信号的输出频谱中的寄生谐波功率电平的锁相环(PLL)电路。与传统的基于频率合成的锁相环(PLL)一同快速发展的还有——反馈机制，其中频率合成单元(FSU)的输出频率被锁定到频率基准，这种机制由于其简单和经济被广泛使用——，本质上主要是数字的其它频率合成技术也已经出现直接数字合成(DDS)和N分PLL合成。因此，典型的PLL频率合成器已经被补充了数字信号处理器(DSP)。实际上，频率合成的DSP技术的应用仍处于起步阶段。通过使用数字方法的正弦波的产生需要来自零碎的波形的生成。这是与由至少一个本地振荡器生成模拟信号的传统的PLL合成器的根本区别。另一个普遍的频率合成器技术是通常所说的直接模拟(DA)频率合成。在这个技术中，一组基准频率源自于主基准；这些频率被混频、过滤并根据要求的输出在算术上被组合。然而，在这个基本技术中没有反馈机制。DA频率合成提供良好的特别接近于载波频率的频谱纯度及极好的转换速度，该速度在许多设计和确定合成器能够多快速地从一个频率跳变到另一个频率时作为关键的参数。DA技术通常比PLL在执行上复杂的多并且因此更贵。DA合成已经应用于医学成像和光谱分析仪、高速交换抗干扰通信和雷达、电子作战(EW)仿真、自动测试设备(ATE)、雷达截面(RCS)测量及在额外成本中DA技术的优势是必需的的应用中。直接数字合成(DDS)是新兴的成熟的信号生成技术，利用数字信号处理(DSP)来数字化地创造、操作和调制信号。随后该数字信号可以通过数-模转换器(DAC)被转换为量化的模拟形式。直接数字频率合成器(DDFS)有时也被称为数字控制的振荡器(NCO)，尽管30多年前就已经被专利技术了，但是只是在近10到12年才被重视。由于数字技术及其工具的快速发展，DDS技术显著地发展成经济、高性能的工具，并且现已成为主要的频率合成技术，被从工业制造到应用例如卫星通信、雷达、医学成像、蜂窝电话和业余无线电的几乎所有合成器设计者使用，并且它的性能在不断地提高。直接数字频率合成器(DDFS)通过使用数字和模拟信号处理部件，生成具有周期性质的波形。开环DDFS体系结构被特别用于生成精确的、快速频率及可调相位的输出信号。传统的DDFS电路被用于大规模集成电路(LSI)，并且在数字波形和灵活时钟信号生成及调制中起着越来越重要的作用。附图说明图1a中示出了典型的DDFS结构的框图。示出的DDFS包括相位累加器(ACC)、将离散的相位值S(nT)转换为离散的正弦振幅采样值s(nT)的以只读存储器(ROM)形式实现的查找表(LUT)及后面有低通滤波器(LPF)的数-模转换器(DAC)。该系统具有两个输入信号时钟基准φ(t):=Aδ·Σn=-∞∞δ(t-nT),]]>其中T=1fclk,]]>其中Aδ[V]为时钟信号的振幅值(这里Aδ＝5V)，fclk[MHz]表示振荡器电路的时钟频率，n为采样指数，T[ns]表示采样间距，及δ(t-nT)表示在离散时刻nT具有振幅为’1’的Dirac脉冲，和频率控制字ΔS(nT)(FCW)。相位累加器(ACC)在每个时钟周期累加FCW的值，由此产生具有与FCW成正比斜率的周期性地重复的离散的斜坡信号S(nT)。当累加器超过相当于2π弧度的值时溢出，2π的倍数被丢弃，并且增量处理持续至下一个周期。为了生成期望的输出波形 其中As[V]为期望的模拟输出波形s(t)的信号振幅，S(t)[rad]为如图1d中所示的锯齿函数的信号相位，S0[rad]表示输出波形s(t)在时刻t＝0ns(这里S0＝0rad)的初始相位，及ωs(t)[rad·s-1]为所述输出波形s(t)的角频率，需要将相位累加器的输出转换成近似正弦的振幅s(nT)＝sin[s(nT)]n其中T[ns]代表采样间隔而n为采样指数。出于这个目的，相位累加器(ACC)中保存的数字被用于寻址保存在只读存储器(ROM)中的将所述相位信息转换成正弦波的一系列离散的、数字化的振幅采样的查找表(LUT)。后面有低通滤波器(LPF)的数-模转换器(DAC1)，将序列的合成的正弦曲线采样值s(nT)转换成模拟正弦波近似值 由此LPF移除寄生的混叠谐波并使该信号表现出如图1e所示的光滑性。由此，需要指出的是该信号从零碎被合成了。由于这个原因，增加相位移位、频率改变及振幅调制、所有在数字领域和具有数字精确度的操作就相对容易了。该相位累加器(ACC)是产生具有频率控制字W给出的斜率(变化的速率)的线性输出斜坡的数字积分器。该设备被用于生成相位信号s(nT)，其中T是采样时刻并且取决于连接至该累加器的振荡器电路的时钟频率fclk。由此该累加器(ACC)被操作为其输出信号s(nT)控制正弦查找表(LUT)的输出的指示器。它可以被看作可以被容易地控制的复杂计数器。假设该相位累加器的大小为P＝32位，该设备从0到232-1累加。显然，超过这个数字，累加器将溢出并从0相位重新启动。累加器的速率仅仅取决于时钟频率fclk＝1/T和控制字W。W可以低到0——在这种情况下该累加器将不增加(相当于生成DC信号)——或者在该所有的P输入位等于1的情况时，W可以是任何任意值W＜2p-1。如果值‘O’与零相位相关并且“232-1”与2π弧度相关，那么相位累加器(ACC)周期地生成从0至2π弧度的相位(如设备操作模数232)。为了说明累加器的操作，需要假定具有P’＝32位累加器大小的相位累加器被锁定在fclk＝232/10Hz。然后，如果W＝1，它将花费恰好10s(意味着232个时钟滴答声)来生成从O到2π的相位。然而，如果W:＝230，它将仅花费40/232s＝10/230s(意味着4个时钟滴答声)。显然，W控制累加器的改变速率，并且相位的改变速率是频率ωs。在上面的示例中，由于W=1，周期为O.1Hz，而对于W＝230，周期等于230/10或fclk/4Hz。假定有P’位宽相位累加器，因此获得的输出频率服从 其中T=1fclk]]>其中fDD本文档来自技高网...

【技术保护点】
用于生成具有近似的正弦波形的量化的模拟信号（α↓［１］′（ｔ））的直接数字合成（ＤＤＳ）方法，包括如下步骤：－重复地累加（Ｓ１）数字Ｐ位相位增量值（Δφ↓［ｓ］（ｎＴ））以生成具有预定时间周期（Ｎ.Ｔ）的数字锯齿信号（φ↓［ｓ］（ｎ Ｔ））的Ｐ’位采样，－执行（Ｓ２）锯齿信号转换至一组离散的正弦振幅采样值（ｓ（ｎＴ））的相位至正弦振幅转换，－将所述获取的一组离散的正弦振幅采样值（ｓ（ｎＴ））转换（Ｓ３）为量化模拟正弦波（α↓［１］′（ｔ））的近似，以及　 　－将一随机数（ｒ（ｎＴ））的Ｐ”位数字字表示与获取的正弦振幅采样值（ｓ（ｎＴ））相加（Ｓ４），其特征在于以下步骤从量化的模拟正弦波近似（α↓［１］′（ｔ））中减去（Ｓ５）伪随机信号（α↓［２］（ｎＴ））的数－模转换的表 示（α↓［２］（ｔ）），该伪随机信号（α↓［２］（ｎＴ））通过将代表所述正弦振幅采样值（ｓ（ｎＴ））的Ｐ”位数字字的至少最高有效位（ＭＳＢ）设置（Ｓ６）为’０’并将该随机数（ｒ（ｎＴ））的Ｐ”位数字字表示与所述置零操作的合成的Ｐ”位数字字（ｍ（ｎＴ））相加（Ｓ７）而产生。...

【技术特征摘要】
【国外来华专利技术】EP 2003-4-16 03008937.91.用于生成具有近似的正弦波形的量化的模拟信号(α1′(f))的直接数字合成(DDS)方法，包括如下步骤-重复地累加(S1)数字P位相位增量值(Δ(S(nT))以生成具有预定时间周期(N·T)的数字锯齿信号(s(nT))的P’位采样，-执行(S2)锯齿信号转换至一组离散的正弦振幅采样值(s(nT))的相位至正弦振幅转换，-将所述获取的一组离散的正弦振幅采样值(s(nT))转换(S3)为量化模拟正弦波(α1′(t))的近似，以及-将一随机数(r(nT))的P”位数字字表示与获取的正弦振幅采样值(s(nT))相加(S4)，其特征在于以下步骤从量化的模拟正弦波近似(α1′(t))中减去(S5)伪随机信号(α2(nT))的数-模转换的表示(α2(t))，该伪随机信号(α2(nT))通过将代表所述正弦振幅采样值(s(nT))的P”位数字字的至少最高有效位(MSB)设置(S6)为’0’并将该随机数(r(nT))的P”位数字字表示与所述置零操作的合成的P”位数字字(m(nT))相加(S7)而产生。2.根据权利要求1的方法，特征在于对用于抑制混叠谐波(DSC)和平滑合成的模拟正弦波近似 形状的直接数字频率合成单元(DDFS)的输出信号频谱 进行的附加的低通滤波步骤(S10)。3.根据权利要求1或2的任一方法，特征在于该直接数字频率合成单元(DDFS)的输出信号 被用于锁相环(PLL)控制的振荡器电路的输出信号(sPLL(t))的直接上变换(S11)，该合成的模拟RF信号 作为载波信号(c(t))用于将被传送的基带信号至通频带的上变换。4.根据权利要求1或2的任一方法，特征在于该直接数字频率合成单元(DDFS)的输出信号 被用于锁相环(PLL)控制的振荡器电路的输出信号(sPLL(t))的直接上变换(S11)，该合成的模拟RF信号 作为载波信号(c(t))用于接收的调制RF信号从通频带至基带的下变换。5.一种用于生成具有近似的正弦波形的量化的模拟正弦波(α1′(t))的特别地设计用于执行根据权利要求1至4中任意一个的方法的电子设备的直接数字频率合成单元，包括-包括至少一个P’位寄存器(104)和数字求和部件(102)的相位累加器(ACC)，充当离散的积分器用来重复地累加代表数字相位增量值(Δs(nT))的P位数字字，以生成具有预定时间周期(N·T)的数字锯齿信号(s(nT))的P’位采样，-充当查找表(LUT)的只读存储器(ROM)，用于将由相位累加器(ACC)提供的离散的相位输入值(...

【专利技术属性】
技术研发人员：A雷平，
申请(专利权)人：索尼爱立信移动通讯股份有限公司，
类型：发明
国别省市：SE[瑞典]