确定缓冲器插入的方法和系统技术方案

一种确定集成电路设计中的缓冲器插入位置的方法建立用于将缓冲器插入到网络中的候选位置，并且基于转换约束从候选中选择缓冲器插入位置。缓冲器插入位置的选择优选地优化时间余量和缓冲器成本，同时保持从任意缓冲节点到任意汇点的转换小于所需转换速率。转换分析如下计算在节点ｖ处插入的给定缓冲器ｂ的输出转换ＳＬ（ｖ）：ＳＬ（ｖ）＝ＲＳ（ｂ）.Ｃ（ｖ）＋ＫＳ（ｂ），其中Ｃ（ｖ）是ｖ处的下游电容，ＲＳ（ｂ）是缓冲器ｂ的转换电阻，并且ＫＳ（ｂ）是缓冲器ｂ的固有转换。通过给定缓冲器的延迟也可以基于信号极性来计算。但是，本发明专利技术在考虑转换约束时仍然优选地使用最坏情况转换电阻和固有转换。如果缓冲器插入位置的选择因转换违背而导致没有位置被选择，本发明专利技术可以有利地通过放宽转换约束而找到部分解。

【技术实现步骤摘要】

本专利技术一般地涉及半导体芯片和集成电路的制造和设计，尤其涉及一种执行缓冲器插入以管理集成电路设计中的时序和电气需求的方法。
技术介绍
集成电路用于大范围的电子应用，从简单的设备例如手表，到最复杂的计算机系统。微电子集成电路(IC)芯片通常可以看作在半导体衬底(例如硅)上形成的逻辑单元以及单元之间的电互连的集合。IC可能包括非常大量的单元并且需要单元之间的复杂连接。单元是一个或多个电路元件例如晶体管、电容器、电阻器、电感器和分组以执行逻辑功能的其他基本电路元件的组。单元类型包括例如核心单元，扫描单元和输入/输出(I/O)单元。IC的单元的每个可以具有一个或多个引脚，每个引脚又可以经由导线连接到IC的一个或多个其他引脚。连接IC引脚的导线也形成在芯片表面上。对于更复杂的设计，典型地存在可用于布线的至少四个不同的导电介质层，例如一个多晶硅层以及三个金属层(金属-1，金属-2，和金属-3)。多晶硅层，金属-1，金属-2，和金属-3都用于垂直和/或水平布线。IC芯片通过首先设想逻辑电路描述，然后将该逻辑描述转换成物理描述，或几何布局来制造。该过程通常使用“连线表”来执行，其是单元引脚之间的网络或互连的全部的记录。布局典型地包括在几层中的一组平面几何形状。然后检查布局以保证它满足全部设计需求，特别是时序需求。结果是描述布局的称作中间形式的一组设计文件。设计文件然后转换成用来由光学或电子束图案发生器生产称作掩模的图案的图案发生器文件。在制造过程中，这些掩模用来使用一系列光刻步骤对硅圆片形成图案。组件形成需要关于几何图案以及它们之间的间隔的非常严格的细节。将电路的规范转换成布局的过程称作物理设计。半导体制造中的单元布置涉及特定单元应当最佳地(或接近最佳地)位于集成电路设备的表面上哪里的确定。因为大量组件以及对于超大规模集成电路(VLSI)设备制造过程所需的细节，没有计算机的帮助，物理设计是不实际的。结果，物理设计的大多数阶段广泛地使用计算机辅助设计(CAD)工具，并且许多阶段已经部分地或完全自动。物理设计过程的自动化已经增加集成度，减少周转期并增强芯片性能。几种不同的编程语言已经为电子设计自动化(EDA)而创造，包括Verilog，VHDL和TDML。响应的更快性能和可预测性是电路设计中的关注要素。随着加工技术缩微到亚微米世代，互连延迟日益支配门延迟。因此，物理设计优化工具例如分层平面布局规划、布置和布线变得比前一代工具更“时序驱动”。为了这种工具有效，它必须能够有效地计算互连延迟，因为需要几百万次延迟计算来优化设计。在某些类型的电路中，延迟基于电路拓扑和电路组件而存在。延迟在具有电阻和电容元件的电路，或RC电路中特别敏锐。电路设计者不断地寻找准确估计这些延迟的有效技术，同时确定特定电路对负载的响应。特别地，电路设计者希望能够在设计电路时计算可靠的延迟信息。为此，几种现有技术准则(也就是计算方法)已经被研制。计算脉冲响应一阶矩的Elmore延迟准则是应用最广泛且最简单的互连延迟准则，其捕捉一定量的金属电阻效应。Elmore准则提供给定任意输入波形的延迟的上限，因为RC电路脉冲响应是单峰的且正向偏斜。Elmore延迟准则通常用于性能优化任务例如分层平面布局规划、布置、缓冲器插入、局部和全局布线中的导线尺寸估计。Elmore延迟准则的广泛使用是因为它的闭式表示，快的计算速度，和相对于仿真的逼真度。闭式延迟公式，例如Elmore延迟准则通常因效率和实现容易而优选，只要它们足够准确。因为VLSI特征尺寸的极大下降，需要大量缓冲器(也就是放大器或反相器)以实现时序目标和纠正互连的电气违背。据估计缓冲器的数目将急剧增加，对于65纳米技术达到块内通信的总单元数量的大约15％，并且接近50纳米技术所需的800,000个缓冲器。因此，缓冲器插入的复杂度和重要性以甚至更快的速度增加。物理综合在集成电路例如高性能处理器和专用集成电路(ASIC)的自动设计中是重要的。物理综合是在集成电路设计中同时优化布置、时序、功耗、串音效应等的过程。综合处理方法有助于消除电路分析与布置-布线之间的反复操作。物理综合具有为门重新提供动力、插入缓冲器、克隆门等的能力，所以设计中的逻辑区域保持流动。但是，物理综合可能花费几天时间完成。在物理综合过程中，缓冲器插入被要求以为延迟而优化网络或者因电气违背而纠正网络。用于在固定的Steiner集成电路拓扑中执行缓冲器插入的一种机制是van Ginneken算法，如在“Buffer Placement inDistributed RC-tree Networks for Minimal Elmore Delay(最小Elmore延迟的分布式RC树形网络中的缓冲器布置)，”ISCAS Proceedingspp.865-868(1990)中描述的。给定固定的Steiner树形拓扑，VanGinneken算法在单个缓冲器类型的Elmore延迟模型和单门延迟模型下寻找拓扑上的最佳缓冲器布置。Van Ginneken的最初想法是选择位于Steiner拓扑上以某一均匀固定距离间隔的一组缓冲器候选位置。缓冲器插入然后对于从汇点到源点的该特定组候选而进行。当候选位置因为与逻辑距离太密集而落入被阻挡的区域中时，该位置被跳过并且缓冲器插入到没有被阻挡同时维持均匀间隔的下一个候选插入位置。如图1中所示，网络1的Steiner树形表示沿着从源点3到汇点4，5和6的路径以规则间隔放置候选缓冲器插入点2。逻辑单元7(或者逻辑单元的一部分)存在于网络的路径中。当确定候选缓冲器插入点2时被逻辑单元7阻挡的网络部分被跳过。候选插入点之间的间隔可以由设计者增大或减小以实现特定的时序需求。增大缓冲器插入位置的频率可以提高网络的时序，但是处于增加的缓冲器成本。Van Ginneken方法的一个问题是缓冲器插入没有考虑更实际的网络参数，例如输入信号极性和转换约束。从传统缓冲器插入算法在具有300,000或更多对象的典型工业电路上的大量实验中，在由缓冲器插入计算的时间余量改进与由静态时序分析工具计算的时间余量改进之间存在大的差异。传统缓冲器插入不考虑这些差异并且可能导致次优结果。Van Ginneken的算法也将缓冲器布置局限于沿着网络的均匀位置，其不能利用候选位置附近逻辑的密度。考虑到前述，期望设计一种选择缓冲器插入位置以有效实现时序收敛的改进方法。如果该方法可以允许具有非均匀间隔的缓冲器插入以利用逻辑区域密度的变化将是更有利的。
技术实现思路
因此，本专利技术的一个目的在于提供一种在集成电路设计的网络中选择缓冲器插入位置的改进方法。本专利技术的另一个目的在于提供相对快速但是仍然考虑实际时序约束的这种方法。本专利技术的再一个目的在于提供一种互连优化过程，其使用缓冲器插入来实现较好质量的时序解同时维持优良的计算速度。前述目的通过为网络定义至少一个转换约束，建立将一个或多个缓冲器插入到网络中的多个候选位置，并且基于转换约束从候选位置中选择缓冲器插入位置，在集成电路设计中确定缓冲器插入位置的方法中实现。缓冲器插入位置的选择优选地优化时间余量和缓冲器成本，同时保持从任意缓冲节点到任意汇点的转换小于所需转换速率。在说明的实现中，转换分析包括如下计算在节点v处插入的给定本文档来自技高网...

【技术保护点】
一种确定集成电路设计的网络中的缓冲器插入位置的方法，包括：定义网络的至少一个转换约束；建立用于将一个或多个缓冲器插入到网络中的多个候选位置；以及基于转换约束从候选位置中选择缓冲器插入位置。

【技术特征摘要】
US 2004-11-22 10/996,2921.一种确定集成电路设计的网络中的缓冲器插入位置的方法，包括定义网络的至少一个转换约束；建立用于将一个或多个缓冲器插入到网络中的多个候选位置；以及基于转换约束从候选位置中选择缓冲器插入位置。2.根据权利要求1的方法，其中缓冲器插入位置的所述选择包括优化时间余量和缓冲器成本，同时保持从任意缓冲节点到任意汇点的转换小于所需转换速率。3.根据权利要求2的方法，其中缓冲器插入位置的所述选择还包括如下计算在节点ν处插入的给定缓冲器b的输出转换SL(ν)SL(ν)＝RS(b)·C(ν)+KS(b)其中C(ν)是ν处的下游电容，RS(b)是缓冲器b的转换电阻，并且KS(b)是缓冲器b的固有转换。4.根据权利要求1的方法，其中缓冲器插入位置的所述选择包括基于输入信号极性计算通过给定缓冲器的延迟。5.根据权利要求4的方法，其中缓冲器插入位置的所述选择还包括基于相应候选位置的极性计算通过给定缓冲器的延迟。6.根据权利要求5的方法，其中缓冲器插入位置的所述选择在考虑转换约束时使用最坏情况转换电阻和固有转换。7.根据权利要求1的方法，还包括当缓冲器插入位置的所述选择因转换违背而没有选择任何位置时找到转换约束的部分解。8.一种计算机系统，包括处理程序指令的一个或多个处理器；连接到所述一个或多个处理器的存储设备；以及位于所述存储设备中的程序指令，用于通过定义网络的至少一个转换约束，建立将一个或多个缓冲器插入到网络中的多个候选位置，以及基于转换约束从候选位置中选择缓冲器插入位置来确定集成电路设计的网络中的缓冲器插入位置。9.根据权利要求8的计算机系统，其中缓冲器插入位置的选择包括优化时间余量和缓冲器成本，同时保持从任意缓冲节点到任意汇点的转换小于所需转换速率。10.根据权利要求9的计算机系统，其中缓冲器插入位置的选择还包括如下计算在节点ν处插入的给定缓冲器b的输出转换SL(ν)SL(ν)＝RS(b)·C(ν)+K...

【专利技术属性】
技术研发人员：查尔斯J阿尔伯特，李卓，斯蒂芬T奎伊，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]