用于处理存储器事务的方法和装置制造方法及图纸

本发明专利技术描述了处理存储器事务的机器可读介质、方法和装置。在一些实施方案中，基于第一存储器事务和第二存储器事务之间的关系，处理器请求外部存储器控制器关闭存储器中与第一存储器事务相关联的存储位置。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
计算设备一般包括处理器、存储器和外部存储器控制器，所述外部存储器控制器用于向处理器以及计算设备的其他组件提供对存储器的访问。这些计算设备的性能受到计算设备的“存储器读延时(latency)”和“存储器写延时”的很大影响。一般来说，“存储器读延时”就是处理器请求外部存储器控制器从存储器取数据时和外部存储器控制器向处理器提供所请求数据时两者之间的时间长度。同样，“存储器写延时”通常就是处理器请求外部存储器控制器向存储器写数据时和外部存储器控制器向处理器指示数据已被或者将被写入存储器时两者之间的时间长度。附图说明在附图中以示例而非限制的方式图示了这里所描述的专利技术。为了图示的简单明了，在图中示出的元件不一定是按比例绘制的。例如，为清楚起见，有些元件的尺寸可能相对于其他元件被放大了。此外，在适当的地方，在附图中重复使用标号来表示相应或相似的元件。图1图示了计算设备的一种实施方案。图2图示了图1中计算设备的分层存储器设置的一种实施方案。图3图示了图1中的处理器可用来向外部存储器控制器提供预充电建议的方法的一种实施方案。图4图示了图1中的存储器控制器可用来基于从处理器接收的关联预充电建议来处理存储器请求的方法的一种实施方案。具体实施方案以下内容描述了处理存储器事务的技术。在以下描述中，阐述了很多具体的细节，例如逻辑实现、操作码、指定操作数的装置、资源划分/共享/复制的实现、系统组件的类型和相互关系、以及逻辑划分/合成选择，以提供对本专利技术更加完整的理解。然而，本领域的技术人员将会理解，没有这些具体的细节也可以实现本专利技术。此外，没有详细地示出控制结构、门级电路和全部软件指令序列，以免模糊了本专利技术。本领域的普通技术人员利用所包括的描述内容将能够实现适当的功能，而无需非常规的试验(undue experimentation)。在说明书中提及“一种实施方案”、“实施方案”、“一种示例性的实施方案”等表示所描述的实施方案可以包括特定的特征、结构或特性，但是不是每种实施方案都要包括所述特征、结构或特性。而且，这样的短语不一定是指相同的实施方案。此外，当与某种实施方案相关地描述特定的特征、结构或特性时，无论是否明确描述，其要表达的含义都是本领域的技术人员将可以与其他实施方案相关地实现这种特征、结构或特性。可以用硬件、软件或者它们的任意组合来实现本专利技术的实施方案。本专利技术的实施方案还可以实现为存储在机器可读介质上的指令，这些指令可由一个或多个处理器读取并执行。机器可读介质可以包括以机器(例如计算设备)可读的形式来存储或传输信息的任何机制。例如，机器可读介质可以包括只读存储器(ROM)；随机访问存储器(RAM)；磁盘存储介质；光存储介质；闪存器件；电、光、声或其他形式的传播信号(例如载波、红外线信号、数字信号等)，等等。在图1中示出了计算设备100的示例性实施方案。计算设备100可以包括经由处理器总线106耦合到外部存储器控制器104的处理器102。此外，外部存储器控制器104可以经由存储器总线110耦合到存储器108，以向处理器102以及计算设备100的其他组件112(例如鼠标、键盘、视频控制器、硬盘、软盘、固件等)提供对存储器108的访问。处理器102可以包括处理器总线接口114，用于处置处理器总线106上的事务。处理器总线接口114可以在处理器总线106上发出诸如存储器事务一类的事务。此外，处理器总线接口114可以响应和/或跟踪由其他总线主体(例如存储器控制器104和其他处理器(未示出))在处理器总线106上发出的事务。处理器102还可以包括预充电建议逻辑116，用于生成预充电建议。在一种实施方案中，预充电建议逻辑116可以基于处理器102的未决存储器事务来确定关闭存储器108的开放页118(见附图2)是否可能有利于存储器性能。响应于确定关闭开放页118可能是有利的，预充电建议逻辑116可以使处理器总线接口114向外部存储器控制器104提供预充电建议，该建议请求存储器控制器104关闭存储器108的页118。存储器108可以包括各种由可寻址存储位置(location)组成的存储器器件，存储器控制器104可以从这些存储位置中读数据和/或向其中写数据。存储器108可以包括一种或多种不同类型的存储器器件，例如动态随机访问存储器(DRAM)器件、同步直接随机访问存储器(SDRAM)器件、双数据率(DDR)SDRAM器件、四倍数据率(QDR)SDRAM器件或者其他存储器器件。此外，如图2所示，可以按分层方式设置存储器108。存储器108可以包括一个或者多个通道(channel)或级(rank)120。每一级120可以包括一个或者多个库(bank)122，每一库122可以包括一个或者多个页或行118。而且，每一页118可以包括一个或者多个列124。在其他实施方案中，存储器108可以比图2包括更多或更少的层级。存储器控制器104可以包括请求接口126，用于处置处理器102的存储器请求。在另一种实施方案中，请求接口126还可以处置其他组件112的存储器请求。请求接口126可以包括处理器总线接口128，用以经由处理器总线106直接与处理器102通信。请求接口126还可以包括组件接口130，用以经由总线132直接与其他组件112通信，所述总线132例如是外设部件互连(PCI)总线、加速图形端口(AGP)总线、通用串行总线(USB)总线、低引线(LPC)总线、和/或其他I/O总线。在其他实施方案中，请求接口126经由处理器总线接口128和芯片组(未示出)的组件接口134，与处理器102和组件112间接通信，所述芯片组可以包括一个或多个封装集成电路器件。存储器控制器104还可以包括地址译码器136，用于译码存储器请求的地址。地址译码器136可以对存储器请求的地址进行译码，以生成一个或多个选择，所述选择对应于存储器108的分层设置，并且可被用来选择或寻址存储器108中的具体存储位置。在一种实施方案中，地址译码器136可以确定级选择、库选择、页选择和列选择，它们分别选择存储器108中的级120、库122、页118和列124(参见图2)。存储器控制器104还可以包括耦合到存储器总线110的存储器接口138。存储器接口138可以将一个或多个选择(例如级选择、库选择和页选择)施加到存储器总线110，以打开存储器108中与存储器请求相关联的页118。存储器接口138还可以将一个或多个选择(例如列选择)施加到存储器总线110，以选择被打开的页118的列124进行读和写。存储器控制器104还可以包括预充电判定逻辑140，用于确定是否关闭存储器108的开放页118。在一种实施方案中，预充电判定逻辑140基于从处理器102接收的预充电建议来确定是否关闭一个开放页。预充电判定逻辑140还可以进一步基于从处理器和/或组件112接收的存储器请求的译码地址来确定是否关闭一个开放页118。预充电判定逻辑140可以利用不同的算法改进存储器性能的多个方面，例如减小存储器延时和/或增加存储器带宽。总的来说，这些算法力图增加“页命中(page-hit)”访问的数量和/或减少所发生的“页未命中(page-miss)”访问的数量，并且力图比“页空白(page-empty)本文档来自技高网...

【技术保护点】
一种方法，包括：确定第一存储器事务和第二存储器事务指向同一存储器库并且指向所述同一存储器库中的不同页；以及请求存储器控制器响应于处理所述第一存储器事务而关闭所述第一存储器事务所指向的第一页。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：詹姆斯多德，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]