参考时钟的方法和系统技术方案

在至少一些实施例中，一种方法包括：接收指示热插拔卡（１２０）耦合到计算机系统（１０２）的外部卡检测信号，并基于该外部卡检测信号激活可缩放参考时钟平台的至少一个参考时钟信号。该方法还包括：基于至少一个参考时钟信号，使嵌入到在热插拔卡（１２０）和计算机系统（１０２）之间传输的数据包中的时钟信号与另一个时钟信号同步。

【技术实现步骤摘要】

本专利技术涉及参考时钟，更具体地说，涉及参考时钟的方法和系统。
技术介绍
在一些计算机中，可经由称为“卡”或“模块”的可交换(即热插拔)插入式装置添加附加功能性。在将卡插入计算机的相关的端口或插槽时，计算机可访问该卡的功能性。如果用户希望，则可从一台计算机拔去卡并将其插入另一台计算机，从而将该卡提供的功能性从一台计算机切换到另一台计算机。为了使一些卡工作，接收卡的计算机可能需要周期性地使嵌入数据包中的时钟信号与另一个时钟信号同步。可由参考时钟来执行这种周期性同步。可惜的是，使参考时钟可以连续运行(无论是否插入卡)导致了增加的功耗和增加的电磁干扰(EMI)的可能性。此外，改变现有参考时钟结构(即，平台)常常是昂贵的，并可能导致兼容性问题。
技术实现思路
根据本专利技术的方法包括通过降低与参考时钟结构相关联的预定可缩放性来配置与外部卡检测信号一起使用的参考时钟单元，所述参考时钟结构与参考时钟单元相关联；配置参考时钟单元以基于外部卡检测信号来激活参考时钟信号输出；以及参考时钟单元经由通过降低预定可缩放性而得到的输入来接收所述外部卡检测信号。根据本专利技术的系统包括处理器；芯片组，其耦合到所述处理器；以及参考时钟单元，其耦合到所述芯片组，并配置为输出可缩放数量的参考时钟信号，用以使嵌入数据包中的时钟信号与另一个时钟信号同步，其中参考时钟单元配置为基于外部卡检测信号来激活至少一个参考时钟信号，所述外部卡检测信号标识外部卡何时耦合到所述系统。附图说明为了详细描述本专利技术的示例性实施例，现在参考附图，其中图1示出了根据本专利技术实施例的系统；图2示出了根据本专利技术备选实施例的系统；图3示出了根据本专利技术实施例的参考时钟单元；图4示出了根据本专利技术实施例的时序图；图5示出了根据本专利技术实施例的方法；以及图6示出了根据本专利技术备选实施例的方法。具体实施例方式某些术语在整个以下描述和权利要求书中使用，以指代特定系统部件。本领域技术人员会理解，计算机公司可能用不同名称来指代某一部件。本文件并不想区分这些名称不同但功能相同的部件。在以下讨论和权利要求书中，以开放式的方式使用术语“包括”和“包含”，因此应将其解释为表示“包括，但不局限于”。同样，术语“耦合”用于表示间接或直接的电连接。因此，如果第一装置耦合到第二装置，则该连接可通过直接电连接，或通过经由其它装置和连接的间接电连接。术语“系统”指代两个或更多个部分的集合，并可用于指代计算机系统或计算机系统的一部分。如本文中公开的，本专利技术的一些实施例使能够基于热插拔卡的存在或不存在而激活/减活串行参考时钟信号。当被激活时，串行参考时钟使嵌入数据包中的时钟信号能够与另一个时钟信号周期性同步。例如，实现外设部件互连Express协议(PCI Express)的装置使用串行参考时钟来周期性地同步嵌入数据包中的时钟信号与2.5GHz时钟信号。在一些实施例中，通过降低串行参考时钟平台的预定可缩放性来实现基于热插拔卡的存在或不存在的串行参考时钟的激活/减活。如本文所用的，降低串行参考时钟平台的预定可缩放性包括降低与可缩放串行参考时钟平台相关联的至少一个串行参考时钟信号的可用性或质量。例如，PCI Express的串行参考时钟平台预定为可按比例增大到最大七对差分串行参考时钟信号。因此，在实现PCI Express的实施例中，降低串行参考时钟平台的预定可缩放性包括降低这七对差分串行参考时钟信号中至少一对的可用性或质量。降低串行参考时钟平台的预定可缩放性使能够由串行参考时钟直接接收外部卡信号(其指示热插拔卡的存在或不存在)。例如，串行参考时钟可配置为经由管脚位置接收外部卡信号，该管脚位置是通过降低串行参考时钟平台的预定可缩放性得到的。在一些实施例中，降低串行参考时钟平台的预定可缩放性不影响系统的性能。例如，实现PCI Express的一些系统可能仅使用例如(七对中的)两对或三对差分串行参考时钟。在这些系统中，将PCI Express的预定可缩放性从七对差分串行参考时钟降为例如六对差分串行参考时钟并不影响系统的性能。在备选实施例中，由与实现串行参考时钟发生器的系统的现有硬件部件兼容的中断例程来实现基于热插拔卡的存在或不存在的串行参考时钟的激活/减活。例如，具有可编程输入的硬件部件(例如芯片组)可配置为接收指示何时卡存在(即卡插入系统中)的信号。当可编程输入指示已经接收该信号时，可执行与该硬件部件兼容的中断例程，由此将一个或多个命令发送到串行参考时钟发生器，以激活参考时钟。在某些情况下，预定或预先定义现有的系统结构，以使硬件的改变/添加可能引起兼容性问题和其它问题。在此描述的本专利技术的实施例提供了如下优点限制或消除了对现有系统结构的硬件改变/添加，从而减少了与这些硬件改变/添加相关的兼容性问题和费用。图1示出了根据本专利技术实施例的系统100。如图1中所示，系统100包括计算机102，该计算机具有耦合到主芯片组108的处理器112。主芯片组108提供了处理器112与端口120以及系统100的其它部件之间的接口。处理器112可执行计算机可读指令、操作系统和存储在本地存储器114、BIOS(基本输入/输出系统)存储器113或耦合到处理器112的其它存储介质中的其它应用程序。计算机102还包括参考时钟单元104，该参考时钟单元耦合到主芯片组108，并配置为从主芯片组108接收命令(例如写命令)。如图所示，电源开关106、参考时钟单元104以及主芯片组108耦合到端口110，该端口配置为接收热插拔卡120。热插拔卡120将预定的功能性添加到计算机102。例如，热插拔卡120可提供连网功能性、图形功能性、音频功能性、外围总线功能性、存储器或其它功能性。在一些实施例中，热插拔卡120实现PCIExpress协议，并且端口110可以是相应的PCI Express可兼容端口。备选地，热插拔卡120和端口110可实现另一个现在已知或随后开发的通信协议。如图所示，端口110在计算机部件(例如参考时钟单元104、电源开关106和主芯片组108)和热插拔卡120之间传送若干信号。表1示出了图1中所用信号标记、扩展信号名称和信号用途描述的列表。表1 如表1所示，CPP1信号指示基于第一协议(例如通用串行总线“USB”)的热插拔卡120何时被插入端口110。CPP2信号指示基于第二协议(例如PCI Express)的热插拔卡120何时被插入端口110。+3.3V信号将3.3伏信号提供给热插拔卡120。+3.3VAUX信号将辅助3.3伏信号提供给热插拔卡。+1.5V信号将1.5伏信号提供给热插拔卡120。GND信号表示系统100部件和热插拔卡120的电气接地。P2RST信号指示何时复位基于第二协议的热插拔卡120。例如，可在将有效功率和参考时钟信号提供给热插拔卡120之后断言(assert)P2RST信号。REFCLK+和REFCLK-信号分别向热插拔卡120提供正时钟参考和负时钟参考。REFCLK+和REFCLK-信号可从高阻(Hi-Z)时钟发生器输出。如上所述，REFCLK+和REFCLK-信号可用于使嵌入到在卡120和计算机102之间传送的数据包中的时钟信号与另一时钟信号同步。CLKREQ信号指示热插拔卡120何时请求串行本文档来自技高网...

【技术保护点】
一种方法，包括：　　　　通过降低与参考时钟结构相关联的预定可缩放性来配置与外部卡检测信号一起使用的参考时钟单元（１０４），所述参考时钟结构与所述参考时钟单元（１０４）相关联；以及　　　　配置所述参考时钟单元（１０４）以基于所述外部卡检测信号来激活参考时钟信号输出。

【技术特征摘要】
US 2004-12-16 11/0144091.一种方法，包括通过降低与参考时钟结构相关联的预定可缩放性来配置与外部卡检测信号一起使用的参考时钟单元(104)，所述参考时钟结构与所述参考时钟单元(104)相关联；以及配置所述参考时钟单元(104)以基于所述外部卡检测信号来激活参考时钟信号输出。2.如权利要求1所述的方法，还包括所述参考时钟单元(104)经由通过降低所述预定可缩放性而得到的输入来接收所述外部卡检测信号。3.一种系统(102)，包括处理器(112)；芯片组(108)，其耦合到所述处理器(112)；以及参考时钟单元(104)，其耦合到所述芯片组(108)，并配置为输出可缩放数量的参考时钟信号，用以使嵌入数据包中的时钟信号与另一个时钟信号同步，其中所述参考时钟单元(104)配置为基于外部卡检测信号来激活至少一个所述参考时钟信号，所述外部卡检测信号标识外部卡(120)何时耦合到所述系统(102)。4.如权利要求3所述的系统(102)，其中从与所述参考时钟单元(104)相关联的参考时钟结构的预先定义的可缩放性，降低所述参考时钟单元(...

【专利技术属性】
技术研发人员：RS林，JK让森内，WG弗赖伊，
申请(专利权)人：惠普开发有限公司，
类型：发明
国别省市：US[美国]