脉冲闸控电路及其设计方法技术

本发明专利技术提供一种脉冲闸控电路以及一种设计脉冲闸控电路的方法。在该设计方法的实施例中，包含一Ｄ型正反器的布局，其中此Ｄ型正反器具有一重置端以及两锁存器。上述的方法更包含修改此Ｄ型正反器的布局以建立一脉冲闸控电路。

【技术实现步骤摘要】

本专利技术是有关于处理器，特别是有关在处理器内用以控制脉冲动作的脉冲闸控电路。本专利技术亦揭露有关于设计脉冲闸控电路的方法。
技术介绍
一处理器通常包含有一用以提供参考脉冲信号的时序组件(例如一时钟或脉冲产生器)，而此参考脉冲信号是用以设定此处理器的组件的操作时序。每一组件的操作是可依上述的方式时控，通过此使得此处理器的其它所有组件同步。然而，处理器总电源消耗的一重要部分是，电源必须分配主要脉冲信号至处理器的各处。因此电源消耗便成为一不可忽视的问题，尤其是在手持型(hand-held)使用电池供给处理器电源的电子装置上。由于处理器的脉冲通常会消耗相当多电池电源，因此众所熟知的方式是将电子装置设计成脉冲在长期未动作期间是可以被暂时关闭。亦由于处理器是经常操作于一些非紧要指令(例如空循环(loop to self)指令)，因此在处理器上设计一具有关闭脉冲的机制是相当有帮助的，通过此可以避免在这些非紧要时间内处理器无谓的使用与电源消耗。为了关闭脉冲，处理器可能包含逻辑电路系统以“闸控”系统脉冲。当脉冲的周期性脉波行经一可输出调节的脉冲脉波或一固定值的“脉冲闸控电路”时，系统脉冲即可被闸控。由于提供整个处理器一固定逻辑值的电源会少于提供周期性脉冲脉波所需的电源，因此处理器的电源消耗可因此而降低。为了使脉冲闸控电路具有减少电源消耗的特性，处理器设计者通常会因应特定的处理器而设计一些订制的脉冲闸控电路。例如一订制的脉冲闸控电路可能会对通往多数模块(例如缓存器组)的系统脉冲进行闸控。但设计这些订制的电路，其所包含的作业却相当耗时，且如何将这些电路整合至处理器内亦是一需要关切的重要事项。在传统设计的技术上，脉冲闸控电路亦经常成为非迫切符合设计的规格。请参照图1，其为一电子装置(例如一手持型使用电池操作的装置)的传统处理系统10。处理系统10包含有一电源管理逻辑12、一处理器14、一内存16以及一些输入/输出装置18，且该等组件是通过由一内部总线20相互连接。处理器14包含一用以驱动此电子电路系统的时钟22(如众所熟知)。内存16则包含一内存控制器以及其它硬件及/或软件组件。输入/输出装置18包含有一些键盘、按键组、显示屏幕等等。由于熟习此项技艺者是明了内存16与输入/输出装置18的一般操作与功能，因此这些组件将不会在此作进一步描述。电源管理逻辑12包含有硬件及/或软件组件，用来在自动省电措施被执行时，判断特定电路状况是否为理想时机。例如当处理器尚未在一预定时间长度中执行任何重要的指令时，电源管理逻辑12即会进行监控，或电源管理逻辑12可能会监控使用者未动作期间或者是其它特定的电路状况。在这些状况中，电源管理逻辑12会要求处理器14禁止其时钟22的运作。其后，当一唤醒事件发生时，电源管理逻辑12即会再次致能(re-enable)该时钟22。请参照图2，其为一传统脉冲闸控电路24的概略方块图。脉冲闸控电路24包含有一D型正反器26以及一与门28。脉冲致能信号E是提供给正反器26的输入D，用以使得从一脉冲源(未绘出)所接收的脉冲信号CK致能或失能。脉冲信号CK是提供给正反器26的输入G与与门28的一输入。正反器26的输出Q是提供给与门28的另一输入。当脉冲致能信号E与脉冲信号CK两者动作时，与门28即提供一有效脉冲信号ECK以分配给一脉冲闸控模块(未绘出)。此脉冲闸控模块可能是一多端口缓存器组。当电源管理逻辑12测定脉冲闸控模块没有请求一高耗电的脉冲信号时，脉冲闸控电路24即会在输出ECK上提供一固定低信号以节省电源。然而，传统脉冲闸控电路具有一些缺点。例如脉冲致能信号E与脉冲信号CK是处于一竞速状态(race condition)中，亦即分别输入至与门的第一信号将必须等待直到另一信号到达。如果被闩锁的输出Q讯号比脉冲信号CK来的晚，则输出ECK将会被该致能信号E所驱动，而不是被脉冲信号CK所驱动。据此，将导致脉冲偏斜(clock skew)问题。为了在脉冲信号CK的前提供足够时间给输出Q，与脉冲信号CK有关的致能信号E的设置时间势必必须增加，因此使得设计程序更复杂。并且，这种高设置时间会增加电路延迟，而使得处理器的操作变慢。另一缺点是与门28为了驱动一些负载，因此通常很大。由于这个原因，所以脉冲信号CK的输入电容将会随着与门28的大小增加而变大。为了避免大输入电容，在输入脉冲信号CK或输出有效脉冲信号ECK的前的缓冲器是必要的，因此订制设计的电路是要求较多时间。并且，这些附加在脉冲闸控电路24设计的缓冲器将使得CK端与ECK端之间产生延迟，进而导致额外的脉冲偏斜以及亦可能导致致能信号E设定时间的增加。虽然一订制电路可被设计建立在一脉冲闸控单元的周围以符合处理器规格，然而建立一如此复杂的订制电路则因此难以制作，并且亦需要较多时间与努力加以设计、执行、特性化以及整合。因此，期望提供一改良设计与设计策略可以较传统脉冲闸控电路24所需求的更简单。并且，一较简单的电路可提供设计者更快速制作市场所需的处理器。此外，亦期望所建立的一较简单电路亦提供较佳的时序规格、最少延迟、维持一高处理速度以及消耗少量的电源。
技术实现思路
有鉴于此，本专利技术的目的是提供一种脉冲闸控电路，并且亦提供一种设计脉冲闸控电路的方法。例如在一设计脉冲闸控电路的方法中，包含提供一D型正反器的布局，其中此正反器具有一重置端以及两锁存器(latch)。此方法更包含修改此正反器的布局以建立一脉冲闸控电路。在以一通用D型正反器的一般布局为本专利技术脉冲闸控电路的仿效对象时，则可避免现有技术的延迟问题。并且，实施脉冲闸控电路所包含的作业以及将脉冲闸控电路整合至处理器内的时间，都将随着在此所描述的脉冲闸控电路以及设计脉冲闸控电路的方法而减少。由于在此描述简单布局的修改技术，因此一具有脉冲闸控能力用以减少电源的处理器即可被设计与制造。一种脉冲闸控电路，具有一修改布局，该修改布局是从一具有一第一锁存器、一第二锁存器、一电源端、一资料端、一脉冲端、一重置端以及一输出端的D型正反器的布局所取得，该第一锁存器是包含一第一并联连接的重置晶体管以及一第一串联连接的重置晶体管，该第二锁存器是包含一第二并联连接的重置晶体管以及一第二串联连接的重置晶体管，该D型正反器的布局是使得该重置端连接至该第一并联连接的重置晶体管、该第一串联连接的重置晶体管、该第二并联连接的重置晶体管以及该第二串联连接的重置晶体管，其中该修改布局是从该D型正反器的布局移除该重置端与该第一并联连接的重置晶体管以及与该第一串联连接的重置晶体管的连接，并且连结该第一并联连接的重置晶体管与该第一串联连接的重置晶体管至该电源端所导出。本专利技术提供的一改良设计比传统脉冲闸控电路所需求的更简单。其所建立的一较简单电路亦提供较佳的时序规格、最少延迟、维持一高处理速度以及消耗少量的电源。附图说明图1是一传统处理系统的方块图；图2是一传统脉冲闸控电路的方块图； 图3是一改良脉冲闸控电路的一较佳实施例的方块图；图4是图3的脉冲闸控电路的内部电路系统的一较佳实施例的方块图；图5是图3的脉冲闸控电路的内部电路系统的另一较佳实施例的方块图；以及图6是本专利技术的脉冲闸控电路传递时序信号的一较佳范例的时序图。主要组件符号说明 具体实施方式本专利技术本文档来自技高网...

【技术保护点】
一种脉冲闸控电路，其特征在于：具有一修改布局，该修改布局是从一具有一第一锁存器、一第二锁存器、一电源端、一资料端、一脉冲端、一重置端以及一输出端的Ｄ型正反器的布局所取得，该第一锁存器是包含一第一并联连接的重置晶体管以及一第一串联连接的重置晶体管，该第二锁存器是包含一第二并联连接的重置晶体管以及一第二串联连接的重置晶体管，该Ｄ型正反器的布局是使得该重置端连接至该第一并联连接的重置晶体管、该第一串联连接的重置晶体管、该第二并联连接的重置晶体管以及该第二串联连接的重置晶体管，其中该修改布局是从该Ｄ型正反器的布局移除该重置端与该第一并联连接的重置晶体管以及与该第一串联连接的重置晶体管的连接，并且连结该第一并联连接的重置晶体管与该第一串联连接的重置晶体管至该电源端所导出。

【技术特征摘要】
US 2004-12-21 11/018,7961.一种脉冲闸控电路，其特征在于具有一修改布局，该修改布局是从一具有一第一锁存器、一第二锁存器、一电源端、一资料端、一脉冲端、一重置端以及一输出端的D型正反器的布局所取得，该第一锁存器是包含一第一并联连接的重置晶体管以及一第一串联连接的重置晶体管，该第二锁存器是包含一第二并联连接的重置晶体管以及一第二串联连接的重置晶体管，该D型正反器的布局是使得该重置端连接至该第一并联连接的重置晶体管、该第一串联连接的重置晶体管、该第二并联连接的重置晶体管以及该第二串联连接的重置晶体管，其中该修改布局是从该D型正反器的布局移除该重置端与该第一并联连接的重置晶体管以及与该第一串联连接的重置晶体管的连接，并且连结该第一并联连接的重置晶体管与该第一串联连接的重置晶体管至该电源端所导出。2.如权利要求1所述的脉冲闸控电路，其特征在于所述该脉冲闸控电路是允许该输出端在该数据端上的数据信号经历一相当小的设置时间后提供一输出讯号。3.如权利要求1所述的脉冲闸控电路，其特征在于所述该脉冲端具有一小的输入电容。4.如权利要求1所述的脉冲闸控电路，其特征在于所述在该脉冲端与该输出端之间的信号延迟是最小化。5.如权利要求4所述的脉冲闸控电路，其特征在于所述该脉冲端到该输出端的延迟是减少至少三分之一。6.一种设计脉冲闸控电路的方法，其特征在于包含提供一D型正反器的布局，该D型正...

【专利技术属性】
技术研发人员：咸正勋，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]