合并硬件设计语言的原始档案与查验资料档案的方法技术

一种将第一输入档案的硬件描述语言（ＨＤＬ）程序码与第二输入档案的查验资料（ａｓｓｅｒｔｉｏｎｓ）加以结合以产生ＨＤＬ输出档案的方法。在本发明专利技术实施例中，首先从第一输入档案中复制具有某一查验资料标识的查验资料；接着，于第二输入档案中找出相符合的查验资料标识；最后合并查验资料至第二输入档案中，以产生ＨＤＬ输出档案的一部分。

【技术实现步骤摘要】

本专利技术有关一种设计集成电路的软件工具，特别有关于一种硬件设计语言的查验资料(assertions)的工具。
技术介绍
集成电路设计者使用许多种软件工具来设计集成电路。设计工程师通常以硬件设计语言(Hardware Design Language，HDL)(又称为暂存器转换语言(RegisterTransfer Language，RTL))来撰写程序码。接着，集成电路设计者将HDL程序码输入至模拟器来测试其设计。经由模拟过程来更正一些错误之后，将此HDL程序码输入至合成器(synthesizer)，用以将HDL程序码转换成集成电路的实体表示，并可进一步藉由现场可编程门阵列(FPGA)、特殊用途集成电路(ASIC)或自订硅集成电路来制作出实体集成电路。在模拟阶段，验证工程师使用查验资料(assertions)于HDL程序码中来验证及保证该HDL程序码可以确实依照所设计的要求来执行。所谓查验资料(assertions)乃是一种叙述，用来规范某一特殊设计特征究竟要如何来进行。例如，某一逻辑区段(logic block)的程序码可以假设规范于某一个时间点两个输入信号中仅有一个会起作用，此即为查验资料(assertions)。又例如，某一逻辑区段的程序码可以规范输入信号永远不会大于某一最大值。又例如，某一逻辑区段的程序码可以规范某信号会一直保持于主动，直到收到回应信号为止。这些设计者所作的假设规范都可以使用查验资料(assertions)来描述。在创造出这些查验资料(assertions)之后，验证工程师通常是将这些查验资料(assertions)插入HDL原始档案中的适当位置。然而，由于设计工程师及验证工程师都有可能会随时更新相同的一个档案，因而此种以手动方式插入的作法会产生一些问题。为了解决此问题，传统使用原始程序码控制工具(source-code controltools)来避免两者于同一时间同时进行档案的更新动作。使用此种工具时，某一工程师将档案置于不能登陆的状态，做其要做的修改，再将档案置于可以登陆的状态。另外，在合并时，工程师必须要选择究竟要使用哪一种查验资料(assertions)格式PSL(Property Specification Language，特色规格语言)或者SVA(SystemVerilog Assertion，系统断言查验)；使得集成电路设计者可以根据目的来选择使用较佳的查验资料(assertions)格式。目前的设计者可能会使用OVL(OpenVerificatin Library，公开查证程序库)，然而过了两年后，也许会改使用具有较强功能的SVA。不管在哪种情况下都使得RTL程序码中的文件记录(documentation)变得繁琐。但是，此种以手动方式插入查验资料的作法还是有问题的，因为验证工程师正加入查验资料(assertions)于HDL程序码时，则设计工程师即无法取得该档案。如果能不加入冗长的查验资料资讯，RTL程序码将保持简洁并且不与其它类型的程序码混淆。因此亟需提出一种更好的将查验资料码与HDL源程序码相结合的处理程序。
技术实现思路
一种将位于一个输入档案的查验资料(assertions)与位于另一个输入档案的硬件描述语言(HDL)程序码查验资料加以结合以产生HDL输出档案的方法。在本专利技术实施例中，包含如下步骤从第一输入档案中复制具有某一查验资料标识的查验资料；于第二输入档案的一部分中定位出相匹配的查验资料标识；合并查验资料至第二输入档案的一部分中，以产生HDL输出档案的一部分。附图说明图1的资料流程图显示本专利技术将查验资料(assertions)与硬件描述语言(HDL)原始档案(source file)予以合并的方法。图2显示本专利技术将查验资料(assertions)与HDL原始档案(source file)予以合并的一个实施例。图3显示本专利技术将查验资料(assertions)与HDL原始档案(source file)予以合并的另一个实施例。图4显示本专利技术将查验资料(assertions)与HDL原始档案(source file)予以合并的又一个实施例。图5显示一般电脑架构，其可以用来合并查验资料与HDL原始档案。图6显示本专利技术实施例将查验资料与HDL原始档案予以合并的方法流程图。图7的流程图显示本专利技术将查验资料与HDL原始档案予以合并的另一实施例。具体实施例方式图1的资料流程图显示本专利技术将查验资料(assertions)与硬件描述语言(HDL)原始档案(source file)予以合并的方法。在本专利技术方法中使用了两个输入档案一为硬件描述语言(HDL)原始档案101，另一为查验资料档案102。其中，HDL原始档案101包含以硬件描述语言(例如VHDL、Verilog、SystemC等)所写成的HDL原始程序码(source code)；而查验资料档案102则包含以查验资料语言所写成的查验资料(assertions)，该查验资料语言可以使用和HDL原始档案101相同的语言(例如VHDL、Verilog、SystemC等)，或者是不同的语言(例如PropertySpecification Language、OpenVera等)。上述的两个档案接着经由合并公用程序(merge utility)103来进行处理，因而产生HDL输出档案104，其包含有HDL原始程序码(source code)以及查验资料(assertions)；两者系根据HDL原始档案101内的指示元(directive)来进行合并的。合并之后的输出档案104则输入至HDL模拟器105内。已知技术者普遍了解，上述的合并公用程序(merge utility)103可以使用很多种语言来撰写，最主要者包含描述(scripted)语言及编译(compiled)语言。描述(scripted)语言可以是perl、awk、shell script、VBScript等；编译(compiled)语言则可以是C、C++、C#、Java、Visual Basic等。图2显示本专利技术将查验资料(assertions)与HDL原始档案(source fi1e)予以合并的一个实施例。HDL原始档案101包含有数行201的HDL原始程序码；在本实施例中，是使用Verilog语言撰写，然而也可以使用VHDL、SystemC、SystemVerilog等其它语言。在本专利技术合并过程中，逐次来处理HDL原始档案101中的每一行201，并将每一行复制到HDL输出档案104。针对HDL原始档案101中的每一行，检视其是否含有合并指示元(merge directive)202；假如包含有合并指示元202，则作进一步处理。一个合并指示元(merge directive)202由下列各部分所组成起始注释记号(start comment token)203、查验资料标识(assertion identifier)204、结束注释记号(end comment token)205。(HDL注释仅专门用在合并指示元202当中，至于合成器(synthesizer)及模拟器(simulator)则会忽略这些指示元。)合并指示元(merge directiv本文档来自技高网...

【技术保护点】
一种将第一输入档案的查验资料与第二输入档案的硬件描述语言程序码加以结合以产生硬件描述语言输出档案的方法，包含：复制该第一输入档案的一查验资料，该查验资料由一个第一查验资料标识来标识；在于该第二输入档案中定位出一第二查验资料标 识，其中该第二查验资料标识与该第一查验资料标识相匹配；及合并该查验资料至该第二输入档案，以产生该硬件描述语言输出档案的一部分。

【技术特征摘要】
US 2005-5-10 11/125,9911.一种将第一输入档案的查验资料与第二输入档案的硬件描述语言程序码加以结合以产生硬件描述语言输出档案的方法，包含复制该第一输入档案的一查验资料，该查验资料由一个第一查验资料标识来标识；在于该第二输入档案中定位出一第二查验资料标识，其中该第二查验资料标识与该第一查验资料标识相匹配；及合并该查验资料至该第二输入档案，以产生该硬件描述语言输出档案的一部分。2.如权利要求1所述的方法，其特征在于，上述定位出该第二查验资料标识的步骤还包含在该第二输入档案中找出一第二查验资料标识，其中该第二查验资料标识与该第一查验资料标识完全相同。3.如权利要求1所述的方法，其特征在于，上述合并步骤还包含连结该查验资料至该第二输入档案具有该第二查验资料标识的部份，以产生一输出部分；及将该输出部分写至该硬件描述语言输出档案。4.如权利要求1所述的方法，其特征在于，还包含在该第一输入档案中定位一查验资料区段，该查验资料区段包含一第一查验资料标识，其后跟有一或多行...

【专利技术属性】
技术研发人员：余大伟，张征，陈琦，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]