一种高速信号传输装置，其包括至少一个驱动电路、一传输线、至少一个接收电路及一电压调节器，所述驱动电路经由所述传输线向所述接收电路传递驱动信号，所述电压调节器向所述驱动电路与接收电路提供电压，其中所述电压调节器的输出端与所述驱动电路之间接有若干滤波电容。本发明专利技术省去了终端电路，在节省了主机板上大量的布线空间、节约了电源电压的使用、降低了主机板的制造成本的同时仍保证了信号传输品质。
【技术实现步骤摘要】
本专利技术涉及一种信号传输装置，特别是涉及一种用于主机板上的高速信号传输装置。
技术介绍
电子技术的发展使得IC(集成电路)的工作速度越来越快，工作频率越来越高，通常认为如果数字逻辑电路的频率达到或者超过45MHZ～50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3)，该电路就称为高速电路。实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿(或称信号的跳变)引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端信号的上升时间，则认为此类信号是高速信号并产生传输线效应，即连线不再是显示集总参数的单纯的导线，而是呈现出分布的参数效应，在此情况下，一条导线已经不再是单纯的导线，而须当作传输线看待，按照传输线理论来处理，此时，只有通过使用高速电路设计知识，才能实现设计过程的可控性，否则基于传统方法设计的印刷电路板将无法工作，这就是高速设计。随着半导体工艺的发展，高速设计成为产品设计中的一个重要环节，与传统的设计比较，高速设计要更多地考虑到信号完整性问题，其主要表现在过冲(overshoot)、下冲(undershoot)、振铃(ringing)、延迟(delay)串扰(crosstalk)和反射(reflection)等方面。当信号在高速印刷电路板上沿传输线传输时遇到阻抗不匹配，将有部分信号从阻抗不连续点沿传输线传回，造成反射现象。现有技术为解决传输线上阻抗不匹配造成的反射现象，一般会在高速信号的接收端接一连接至电源的终端电阻以消除或降低信号反射。如图1所示，作为高速信号驱动电路的北桥芯片10与作为高速信号接收电路的第一内存32及第二内存34之间采用菊花链(Daisy Chain)布线架构，所述北桥芯片10产生一驱动信号沿一主传输线20依次传递给所述第一内存32与第二内存34，所述第二内存34的连接点末端设有一连接至电源VTT的终端电阻40，所述终端电阻40的阻值与所述传输线20的特征阻抗相匹配，一电压调节器50分别给所述北桥芯片10、第一内存32及第二内存34提供电压。其中，虽然所述终端电阻40可以消除或降低高速信号在所述传输线20上遇到阻抗不匹配而形成的反射，但是，所述终端电阻30不但要消耗一定的电源电压、占用主机板上大量的布线空间，同时还会增加主机板的制造成本。
技术实现思路
本专利技术所要解决的技术问题在于提供一种在无终端电路的情况下仍能保证信号传输品质的高速信号传输装置。本专利技术提供的解决技术问题的技术方案是至少一个驱动电路、一传输线、至少一个接收电路及一电压调节器，所述驱动电路经由所述传输线向所述接收电路传递驱动信号，所述电压调节器向所述驱动电路与接收电路提供电压，其中所述电压调节器的输出端与所述驱动电路之间接有若干滤波电容。本专利技术提供的解决技术问题的技术方案的优点是，去掉终端电路节省了主机板上大量的布线空间、节约了电源电压的使用、降低了主机板的制造成本，同时，在所述电压调节器的输出端接入滤波电容以消除电压调节器输出电压的杂讯，从而保证了信号传输品质。附图说明图1是现有高速信号传输装置的示意图。图2是本专利技术高速信号传输装置的示意图。图3是采用DDR内存时图1中的高速信号传输装置的第二内存与图2中的高速信号传输装置的第二接收电路信号仿真波形图。具体实施方式下面结合附图及具体实施方式对本专利技术作详细说明。请参阅图2，本专利技术高速信号传输装置，包括一驱动电路100、一传输线200、一第一接收电路320、一第二接收电路340及一电压调节器500。所述驱动电路100产生的驱动信号沿所述传输线200依次传递至所述第一接收电路320与第二接收电路340。所述电压调节器500分别为所述驱动电路100、第一接收电路320及第二及接收电路340提供工作电压。且所述电压调节器500的输出端与所述驱动电路100之间有一节点A，所述电压调节器500的输出端与所述节点A之间接入滤波电容C1、C2、C3，所述滤波电容C1、C2、C3的另一端接地。由于没有采用终端电路，信号在所述传输线200上传输时会形成反射，而所述反射会使得所述第一接收电路320及第二接收电路340接收到的信号波形失真，所述第一接收电路320及第二接收电路340无法正确判断所接收到的信号是高电平还是低电平。同时，由于所述电压调节器500输出的电压存在一些尖峰，所述尖峰电压的存在会使得所述第一接收电路320及第二接收电路340接收的信号的过冲与下冲电压值超出INTEL提供的说明书中规定的范围，并且所述过冲与下冲电压值过大容易损伤电路中的元器件。所以本专利技术根据所述尖峰值选取适当的滤波电容C1、C2、C3将所述电压调节器500输出电压中的杂讯滤除，同时也可消除部分传输线上的信号反射现象形成的杂音干扰，从而保证信号传输品质。本专利技术高速信号传输装置中的所述驱动电路100可存在于北桥芯片中，而所述第一接收电路320与所述第二接收电路340可存在于DDR(Dual DataRate SDRAM，双倍速率同步动态随机存取器)内存或DDRII内存中。请参看图3，曲线1为现有技术中采用DDR内存时所述第二内存34接收到的信号波形，其过冲电压值为2.29V，下冲电压值为0.283V；曲线2为本专利技术中采用DDR内存时，所述第二接收电路340接收到的信号波形图，其过冲电压为2.64V，下冲电压为-0.011V。而在INTEL提供的规范中规定过冲电压上限为2.9V，下冲电压下限为-0.3V。由此可见，在去掉终端电阻但在所述电压调节器500的输出端接入电容值更为优化的滤波电容C1、C2、C3后，虽然所述第二接收电路340接收到的信号幅值有所增大，但仍在允许的范围内。同时，虽然所述曲线2与所述曲线1的波形相比幅值有所加大，但在信号品质方面仍较为优良。 在以上具体实施例方式中，所述高速信号传输装置包括一个驱动电路与两个接收电路，但本专利技术绝不仅仅限于此，本专利技术无终端电阻的高速信号传输装置还可以应用到其它的单驱动电路到单接收电路、单驱动电路到多接收电路、多驱动电路到单接收电路或多驱动电路到多接收电路中。本文档来自技高网...
【技术保护点】
一种高速信号传输装置，是用于印刷电路板上高速信号传输，其包括至少一个驱动电路、一传输线、至少一个接收电路及一电压调节器，所述驱动电路经由所述传输线向所述接收电路传递驱动信号，所述电压调节器向所述驱动电路与接收电路提供电压，其特征在于：所述电压调节器的输出端与所述驱动电路之间接有若干滤波电容。
【技术特征摘要】
1.一种高速信号传输装置，是用于印刷电路板上高速信号传输，其包括至少一个驱动电路、一传输线、至少一个接收电路及一电压调节器，所述驱动电路经由所述传输线向所述接收电路传递驱动信号，所述电压调节器向所述驱动电路与接收电路提供电压，其特征在于所述电压调节器的输出端与所述驱动电路之间接有若干滤波电容。2.如权利要求1所述的高速信号传输...
【专利技术属性】
技术研发人员：许寿国，周杰，朱翔，胡红梅，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：94[中国|深圳]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。