互联裸芯的时钟域系统及其管理方法技术方案

本发明专利技术涉及芯片的时钟管理，尤其是互联裸芯的时钟域系统及其管理方法。互联裸芯的时钟域系统，包括：全局时钟域、均与所述全局时钟域连接的标准协议接口时钟域和跨裸芯接口源同步时钟域；所述全局时钟域用于管理互联裸芯内部的裸芯级网络；所述标准协议接口时钟域用于管理标准协议接口；所述跨裸芯接口源同步时钟域用于管理跨裸芯扩展同步器。本发明专利技术提供的互联裸芯的时钟域系统通过从时钟的角度对各个模块进行隔离，将复杂的时钟网络模块化，同时使各个时钟域之间进行时钟同步，便于互联网络的搭建，实现了片上网络与各个接口以及各个裸芯之间的高速通信，满足了跨裸芯接口的源同步特性，接口通用性好，增强了互连裸芯的可扩展性。性。性。

【技术实现步骤摘要】
互联裸芯的时钟域系统及其管理方法


[0001]本专利技术涉及芯片的时钟管理，尤其是互联裸芯的时钟域系统及其管理方法。

技术介绍

[0002]在单片专用集成电路中，所有元件都是在一个硅片上用同一种工艺设计和制造的。随着工艺尺寸的缩小，开发这样的集成电路成本和开发周期变得极高。在此情况下，多裸芯集成是必然的选择，即将多个功能各异且已通过验证、未被封装的芯片组件互联组装起来，并封装为同一管壳中的芯片整体，从而形成封装级网络NoP（Networkon Package）。这些裸芯可以采用不同工艺、来自不同厂商，因此极大缩短和降低了开发周期和难度。而多裸芯集成的难点在于各个裸芯之间以及各种功能裸芯之间的通信问题。

技术实现思路

[0003]为解决上述问题，本专利技术提供一种互联裸芯的时钟域系统，通过进行时钟域进行划分，并解决不同时钟域之间的跨时钟域通信问题，从而实现各个接口之间以及不同裸芯之间的高速通信，满足了跨裸芯接口的源同步特性，实现互连裸芯的灵活扩展，为多裸芯级联奠定了基础。
[0004]具体技术方案为：互联裸芯的时钟域系统，包括：全局时钟域、均与所述全局时钟域连接的标准协议接口时钟域和跨裸芯接口源同步时钟域；所述全局时钟域用于管理互联裸芯内部的裸芯级网络；所述标准协议接口时钟域用于管理标准协议接口；所述跨裸芯接口源同步时钟域用于管理跨裸芯扩展同步器。
[0005]优选的，所述全局时钟域与所述标准协议接口时钟域之间通过异步Buffer连接，所述异步Buffer的两端均设有FSM，所述全局时钟域和所述标准协议接口时钟域均通过各自的FSM控制数据传输。
[0006]优选的，所述跨裸芯扩展同步器包括异步Buffer和双向LVDS，所述异步Buffer分别与互联裸芯的片上总线和双向LVDS连接，所述异步Buffer的两端均设有FSM，所述全局时钟域和所述跨裸芯接口源同步时钟域均通过各自的FSM控制数据传输，所述双向LVDS用于差分信号的生成和整合。
[0007]进一步的，所述异步Buffer为异步双口RAM。
[0008]互联裸芯的时钟域管理方法，包括：将互联裸芯上的时钟分为全局时钟域、标准协议接口时钟域和跨裸芯接口源同步时钟域；所述全局时钟域用于管理互联裸芯内部的裸芯级网络；所述标准协议接口时钟域用于管理标准协议接口；所述跨裸芯接口源同步时钟域用于管理跨裸芯扩展同步器；所述全局时钟域与所述标准协议接口时钟域用于控制裸芯级网络与协议转换模块之间的通信；所述全局时钟域与所述跨裸芯接口源同步时钟域用于控制互联裸芯之间的通信。
[0009]与现有技术相比本专利技术具有以下有益效果：
本专利技术提供的互联裸芯的时钟域系统通过从时钟的角度对各个模块进行隔离，将复杂的时钟网络模块化，同时使各个时钟域之间进行时钟同步，便于互联网络的搭建，实现了片上网络与各个接口以及各个裸芯之间的高速通信，满足了跨裸芯接口的源同步特性，并且其接口具有很好的通用性，大大增强了互连裸芯的可扩展性，使得互连裸芯可以灵活扩展，为封装级网络的搭建奠定了基础。
附图说明
[0010]图1是互联裸芯的时钟域系统的结构示意图；图2是全局时钟域与跨裸芯接口源同步时钟域的处理示意图；图3是全局时钟域与标准协议接口时钟域的处理示意图；图4是采用RAM的互联裸芯扩展的处理示意图；图5是LVDS的处理示意图；图6是互联裸芯的结构示意图。
具体实施方式
[0011]现结合附图对本专利技术作进一步说明。
[0012]如图6所示，互联裸芯能够方便地实现数据传输、接口扩展和裸芯间级联。互联裸芯的内部是一个裸芯级网络（Network on Die，NoD），它由路由器和传输总线组成。具体的，互联裸芯包括协议转换电路和内部裸芯级网络，所述协议转换电路包括多个协议转换模块，用于提供多种与外部连接的标准主流协议接口；所述内部裸芯级网络包括传输总线和路由器，协议转换模块均分别与内部裸芯级网络的边界节点连接，用于传输来自接口的数据包。NoD用于数据路由和高速传输。协议转换电路同时将NoD协议转换到主流协议，用于与其他功能裸芯连接。
[0013]而多裸芯互连时，会涉及到多个裸芯级网络NoD，在NoD中主互连网络与各个标准协议接口以及片间走线对时钟的要求不同，整体呈现全局异步局部同步的结构，完整实现这种结构就需要对互连网络的时钟域进行精准的划分，从时钟的角度对各个模块进行隔离，再利用相应的跨时钟域解决方案将各个时钟域的模块进行连接整合，最后形成完整的互连网络。
[0014]由于互连裸芯是以裸芯级网络为核心，加上各种标准协议接口转换、配置单元、时钟管理等电路构成的可实际使用的裸芯，所以通过对NoD网络时钟域的划分以及对不同时钟域跨时钟域通信的处理，解决了互连裸芯内片上网络与各个接口之间以及不同裸芯之间的高速通信问题，并且满足了跨裸芯接口的源同步特性，从而可以实现互连裸芯的灵活扩展，为多裸芯级联奠定了基础。
[0015]功能裸芯通过标准协议总线与协议转换模块连接。
[0016]互联裸芯之间通过扩展总线（CIBP）连接。
[0017]实施例一如图1至图5所示，互联裸芯的时钟域系统，包括：全局时钟域、均与全局时钟域连接的标准协议接口时钟域和跨裸芯接口源同步时钟域；全局时钟域用于管理互联裸芯内部的裸芯级网络；标准协议接口时钟域用于管理标准协议接口；跨裸芯接口源同步时钟域用
于管理跨裸芯扩展同步器。
[0018]全局时钟域与标准协议接口时钟域之间通过异步Buffer连接，异步Buffer的两端均设有FSM，全局时钟域和标准协议接口时钟域均通过各自的FSM控制数据传输。
[0019]跨裸芯扩展同步器包括异步Buffer和双向LVDS，异步Buffer分别与互联裸芯的片上总线和双向LVDS连接，异步Buffer的两端均设有FSM，全局时钟域和跨裸芯接口源同步时钟域均通过各自的FSM控制数据传输，双向LVDS用于差分信号的生成和整合。
[0020]异步Buffer为异步双口RAM。
[0021]全局时钟域包含了NoD内所有的路由器以及传输总线，传输总线也称为片上总线CIBD(Chiplet Interconnect Bus on
‑
Die，一种高速裸芯内总线协议)。
[0022]标准协议接口时钟域根据标准协议需要设置不同的时钟域。
[0023]跨裸芯接口源同步时钟域分为两个时钟域，即输入通道和输出通道分属于各自独立的时钟域。
[0024]如图1所示，由NoD时钟域规划可知，全局时钟域分别与跨裸芯接口源同步时钟域以及标准协议接口时钟域有交互，所以跨时钟域解决方案就包括全局时钟域与跨裸芯接口源同步时钟域的处理以及全局时钟域与标准协议接口时钟域的处理。
[0025]如图2所示，全局时钟域与跨裸芯接口源同步时钟域的处理，用于跨裸芯连接的跨裸芯扩展同步器由异步Buffer和双向LVDS（低电压差分信号接口）构成，异步Buffer用来隔离全局时钟域与LV本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.互联裸芯的时钟域系统，其特征在于，包括：全局时钟域、均与所述全局时钟域连接的标准协议接口时钟域和跨裸芯接口源同步时钟域；所述全局时钟域用于管理互联裸芯内部的裸芯级网络；所述标准协议接口时钟域用于管理标准协议接口；所述跨裸芯接口源同步时钟域用于管理跨裸芯扩展同步器。2.根据权利要求1所述的互联裸芯的时钟域系统，其特征在于，所述全局时钟域与所述标准协议接口时钟域之间通过异步Buffer连接，所述异步Buffer的两端均设有FSM，所述全局时钟域和所述标准协议接口时钟域均通过各自的FSM控制数据传输。3.根据权利要求1所述的互联裸芯的时钟域系统，其特征在于，所述跨裸芯扩展同步器包括异步Buffer和双向LVDS，所述异步Buffer分别与互联裸芯的片上总线和双向LVDS连接，所...

【专利技术属性】
技术研发人员：魏敬和，黄乐天，肖志强，王小航，冯敏刚，刘德，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：