控制输出信号切换次数以节省电力消耗制造技术

本发明专利技术是关于透过减少处理器输出信号切换次数以减少电力消耗的方法与装置。切换简省单元是可装置于一处理器的输出电路上。包含地址、数据与控制信号的处理器原始输出信号以及由处理器解码单元所产生的致能信号皆为切换简省单元的输入信号以便执行切换简省功能。此切换简省单元包含至少一逻辑电路单元以当该致能信号为关闭时减少输出切换的次数。实作此切换简省单元可有效地减少处理器所消耗的电力并且延长电池使用时间。

【技术实现步骤摘要】

本专利技术涉及一种处理器，尤其是透过控制输出信号的切换以减少功率消耗。
技术介绍
在这个电子化的时代，小型化多功能高度整合的便宜电子装置具有极大的市场需求。为迎合这项趋势，在电子装置中减少功率消耗的议题就越形重要。由于一部计算器中或称之为中央处理器(CPU)的一处理器消耗相当大比例的电力，已经有多种方法用于减少处理器所消耗的电力。传统的处理器设计可同时一齐激活超过实际需要的多个输出，在许多情况下可容许关闭没有用到的输出。其中一种情形是发生于一处理器对一存储器或任何外接周边装置的写入动作较总线的宽度窄的情况。例如仅写入三十二位中的八位即意味着有二十四个位是没被使用到的。若此二十四位的电路被关闭，则不须消耗任何电力。第二种情况发生于传送地址至存储器或任何外接周边装置时。一旦上述的存储器或外接周边装置得知地址后，直到次一地址出现前皆不须更动地址值。尚且某些外围装置于未存取时会自动递增地址。于上述诸般情况中，切换上述的不必要输出将会浪费电力，故可关闭上述输出以节省电力。
技术实现思路
鉴于上述的专利技术背景中，为了符合产业上节省电力的需求，本专利技术提供一种处理器可用以解决上述传统的处理器未能达成的标的。本专利技术的一实施例是提供一种处理器系统，其特征在于，包含一处理器核心，存在于处理器内部以执行指令并且产生原始输出信号；以及至少一切换简省单元以连接该处理器的至少一原始输出信号，每一该切换简省单元接收一致能信号与该原始输出信号，每一该切换简省单元包含至少一逻辑电路单元以当该致能信号为关闭时令该原始输出信号为一内定值或保留为一先前值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元，据此产生一最终输出信号以取代该原始输出信号。其中上述的切换简省单元是用于每一字节输出信号信道以及该致能信号是独立地用于控制每一个别的字节输出信号信道，以当该致能信号为关闭时令该原始输出信号的每一字节输出信号为一内定值或保留为一先前值，以及当该致能信号为开启时令该原始输出信号的每一字节输出信号通过该切换简省单元。其中上述的每一个切换简省单元是包含下列可能变化控制每一位；控制每一字节；以及控制任意个位。其中上述的致能信号是分割为复数个次信号以独立地控制每一字节信号信道。其中上述的原始输出信号是包含下列可能变化一地址；一资料；以及一控制信号。其中上述的致能信号是包含下列可能变化一地址致能信号；一资料致能信号；以及一控制信号的致能信号。其中上述的切换简省单元尚包含下列可能变化一与门以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元； 一或门以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元；一多任务器以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元；以及一闩以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元。其中上述的切换简省单元包含一正反器；以及一多任务器，该多任务器包含一第一输入信号自该多任务器的输出并且经由该正反器接收一回馈信号、一第二输入信号以接收该原始输出信号、以及一选择信号以接收该致能信号，据此当该致能信号为关闭时令该原始输出信号保留为一先前值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元。其中上述的切换简省单元可位于该处理器的内部或外部。本专利技术的另一实施例是提供一处理器系统，其特征在于，包含一处理器核心，存在于处理器内部以执行指令并且产生原始输出信号，该处理器核心还包含一解码单元以产生一致能信号；以及至少一切换简省单元以连接该处理器的至少一原始输出信号，每一该切换简省单元接收一致能信号与该原始输出信号，每一该切换简省单元包含至少一逻辑电路单元以当该致能信号为关闭时令该原始输出信号为一内定值或保留为一先前值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元，据此产生一最终输出信号以取代该原始输出信号。其中上述的解码单元对已接收指令进行解码以产生该致能信号与已解码指令。其中上述的解码单元所产生的该致能信号是用于判定该原始输出信号是否需要更新。其中上述的每一个切换简省单元包含控制一总线的下列可能变化控制每一位；控制每一字节；以及控制任意个位。其中上述的致能信号是分割为复数个次信号以独立地控制每一字节信号信道。其中上述的切换简省单元尚包含下列可能变化一与门以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元；一或门以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元；一多任务器以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元；以及一闩以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元。其中上述的切换简省单元包含一正反器；以及一多任务器，该多任务器包含一第一输入信号自该多任务器的输出并且经由该正反器接收一回馈信号、一第二输入信号以接收该原始输出信号、以及一选择信号以接收该致能信号，据此当该致能信号为关闭时令该原始输出信号保留为一先前值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元。本专利技术的另一实施例是提供一种节省处理器电力消耗的方法，其特征在于，包含接收一原始输出信号与一致能信号； 判断该致能信号是否开启；当该致能信号为开启时，令该原始输出信号为一最终输出信号；以及当该致能信号为关闭时，令该原始输出信号为内定值或保留为一先前值。其中上述的原始输出信号是包含下列可能变化以一位为单位；以一字节为单位；以及以任意个位为单位。其中还包含分割该致能信号为复数个次信号以独立地控制每一字节信号信道。附图说明为进一步说明本专利技术的具体
技术实现思路
，以下结合实施例及附图详细说明如后，其中图1A是为一简化计算机系统的一方块示意图；图1B是为已知技术中一处理器的一核心中信号传输的一方块示意图；图1C是为已知技术中一解码单元的一方块示意图；图2A是为根据本专利技术的一解码单元的一方块示意图； 图2B是为具有复数个切换简省单元以连接一输出地址总线、一输出数据总线与一控制信号总线的一处理器的一方块示意图；图3是为一微处理器中关于一输出数据总线的复数个切换简省单元的一方块示意图；图4是为一微处理器中关于一输出数据总线的复数个切换简省单元的一方块示意图；图5是为具有复数个切换简省单元以于一处理器外部连接一输出地址总线、一输出数据总线与一控制信号总线的一方块示意图；图6是为根据本专利技术一第一实施例的一切换简省单元的一方块示意图；图7是为根据本专利技术一第二实施例的一切换简省单元的一方块示意图；图8是为根据本专利技术一第三实施例的一切换简省单元的一方块示意图；图9是为根据本专利技术一第四实施例的一切换简省单元的一方块示意图；图10是为根据本专利技术一第五实施例的一切换简省单元的一方块示意图；图11是为根据本专利技术第一至第四实施例所揭示的令输出值设为一内定值的第一种方法以减少输出切换次数的一示意图；图12是为根据本专利技术第本文档来自技高网...

【技术保护点】
一种处理器系统，其特征在于，包含：一处理器核心，存在于处理器内部以执行指令并且产生原始输出信号；以及至少一切换简省单元以连接该处理器的至少一原始输出信号，每一该切换简省单元接收一致能信号与该原始输出信号，每一该切换简省单元包 含至少一逻辑电路单元以当该致能信号为关闭时令该原始输出信号为一内定值或保留为一先前值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元，据此产生一最终输出信号以取代该原始输出信号。

【技术特征摘要】
US 2005-4-13 60/670,6811.一种处理器系统，其特征在于，包含一处理器核心，存在于处理器内部以执行指令并且产生原始输出信号；以及至少一切换简省单元以连接该处理器的至少一原始输出信号，每一该切换简省单元接收一致能信号与该原始输出信号，每一该切换简省单元包含至少一逻辑电路单元以当该致能信号为关闭时令该原始输出信号为一内定值或保留为一先前值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元，据此产生一最终输出信号以取代该原始输出信号。2.根据权利要求1项的处理器系统，其特征在于，其中上述的切换简省单元是用于每一字节输出信号信道以及该致能信号是独立地用于控制每一个别的字节输出信号信道，以当该致能信号为关闭时令该原始输出信号的每一字节输出信号为一内定值或保留为一先前值，以及当该致能信号为开启时令该原始输出信号的每一字节输出信号通过该切换简省单元。3.根据权利要求1项的处理器系统，其特征在于，其中上述的每一个切换简省单元是包含下列可能变化控制每一位；控制每一字节；以及控制任意个位。4.根据权利要求2项的处理器系统，其特征在于，其中上述的致能信号是分割为复数个次信号以独立地控制每一字节信号信道。5.根据权利要求1项的处理器系统，其特征在于，其中上述的原始输出信号是包含下列可能变化一地址；一资料；以及一控制信号。6.根据权利要求1项的处理器系统，其特征在于，其中上述的致能信号是包含下列可能变化一地址致能信号；一资料致能信号；以及一控制信号的致能信号。7.根据权利要求1项的处理器系统，其特征在于，其中上述的切换简省单元尚包含下列可能变化一与门以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元；一或门以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元；一多任务器以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元；以及一闩以当该致能信号为关闭时令该原始输出信号为一内定值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元。8.根据权利要求1项的处理器系统，其特征在于，其中上述的切换简省单元包含一正反器；以及一多任务器，该多任务器包含一第一输入信号自该多任务器的输出并且经由该正反器接收一回馈信号、一第二输入信号以接收该原始输出信号、以及一选择信号以接收该致能信号，据此当该致能信号为关闭时令该原始输出信号保留为一先前值以及当该致能信号为开启时令该原始输出信号通过该切换简省单元。9.根据权利要求1项的处理器系统，其特征在于，其中上述的切换简省单元可位于该处理器的内部或外部。10.一处理器系统，其特征在于，包含...

【专利技术属性】
技术研发人员：李察L邓肯，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]