用于初始化存储器块的处理器、数据处理系统和方法技术方案

响应于从关联的处理器核心接收到指示将被初始化的目标存储器块的初始化操作，高速缓冲存储器确定所述目标存储器块的一致性状态。响应于确定所述目标存储器块具有相对于所述高速缓冲存储器的数据无效一致性状态，所述高速缓冲存储器在互连上发出指示所述目标存储器块的相应初始化请求。响应于所述初始化请求，所述目标存储器块在所述数据处理系统的存储器中被初始化为初始化值。因此，可以在所述高速缓冲存储器不持有所述目标存储器块的有效副本的情况下初始化所述目标存储器块。

【技术实现步骤摘要】

本专利技术一般地涉及数据处理，具体地说，涉及初始化数据处理系统中的存储器块。
技术介绍
传统的对称多处理器(SMP)计算机系统(如服务器计算机系统)包括多个全部连接到系统互连的处理单元，所述系统互连通常包括一个或多个地址、数据和控制总线。连接到所述系统互连的是系统存储器，其代表所述多处理器计算机系统中的易失性存储器的最低级别并且通常可由所有处理单元进行读和写访问。为了减少对驻留在系统存储器中的指令和数据的访问等待时间，每个处理单元通常都由各自的多级别高速缓冲存储器层次结构来进一步支持，所述层次结构的较低级别可由一个或多个处理器核心所共享。由于多个处理器核心可以请求对数据的同一高速缓存线的写访问并且由于修改后的高速缓存线不会立即与系统存储器同步，所以多处理器计算机系统的高速缓存层次结构通常实现高速缓存一致性(coherency)协议以确保系统存储器内容的各种处理器核心的“视图”之间的一致性的至少最低级别。具体地说，高速缓存一致性至少要求在处理单元访问存储器块的副本并随后访问所述存储器块的更新后的副本之后，所述处理单元不能再次访问所述存储器块的旧副本。高速缓存一致性协议通常定义一组与每个高速缓存层次结构的高速缓存线关联存储的一致性状态，以及一组用于在高速缓存层次结构之间传送高速缓存状态信息的一致性消息。在一个典型实现中，一致性状态信息采取公知的MESI(修改、独占、共享和无效)协议或其变型的形式，并且一致性消息指示存储器访问请求的请求方和/或接收方的高速缓存层次结构中的协议定义的一致性状态转换。本专利技术认识到，通过执行指令来初始化SMP计算机系统内的存储器块将是有用的和所期望的。本专利技术还认识到，通过在无需缓存存储器块的情况下执行初始化来避免污染所述计算机系统的高速缓存层次结构将是所期望的。
技术实现思路
因此，本专利技术提供了一种初始化数据处理系统中的存储器块的处理器、数据处理系统和方法。在一个实施例中，响应于从指示将被初始化的目标存储器块的关联处理器核心接收到初始化操作，高速缓冲存储器判定所述目标存储器块的一致性状态。响应于判定所述目标存储器块具有关于所述高速缓冲存储器的数据无效一致性状态，所述高速缓冲存储器在互连上发出指示所述目标存储器块的相应初始化请求。响应于所述初始化请求，所述目标存储器块在所述数据处理系统的存储器中被初始化为初始化值。因此，可以在所述高速缓冲存储器不持有所述目标存储器块的副本的情况下初始化所述目标存储器块。本专利技术的所有目标、特征和优点将在以下详细的书面描述中变得显而易见。附图说明在所附权利要求书中说明了被认为是本专利技术特性的新颖特征。但是，当结合附图阅读时，通过参考以下对示例性实施例的详细说明，可以最佳地理解本专利技术及其优选使用方式，这些附图是图1是根据本专利技术的示例性数据处理系统的高级方块图；图2是根据本专利技术的处理单元的更详细的方块图；图3是图2中示出的L2高速缓存阵列和目录的更详细的方块图； 图4是图1的数据处理系统的系统互连上的示例性事务的时空图；图5示出了根据本专利技术的优选实施例的域指示符；图6是根据本专利技术的高速缓冲存储器通过其为关联处理器核心的存储器初始化操作服务的方法的示例性实施例的高级逻辑流程图；图7是根据本专利技术的由窥探存储器控制器为存储器初始化请求服务的方法的示例性实施例的高级逻辑流程图；图8是根据本专利技术的由窥探高速缓冲存储器为存储器初始化请求服务的方法的示例性实施例的高级逻辑流程图；以及图9是根据本专利技术的程序代码的方块图。具体实施例方式I.示例性数据处理系统现在参考附图，具体地说，参考图1，其中示出了根据本专利技术的高速缓存一致对称多处理器(SMP)数据处理系统的一个示例性实施例的高级方块图。如图所示，数据处理系统100包括用于处理数据和指令的多个处理节点102a、102b。处理节点102a、102b与系统互连110相连以便传送地址、数据和控制信息。系统互连110可以被实现为例如总线互连、交换互连或混合互连。在示出的实施例中，每个处理节点102都被实现为包含四个处理单元104a-104d的多芯片模块(MCM)，每个处理单元优选地被实现为相应的集成电路。每个处理节点102内的处理单元104a-104d都通过本地互连114连接以便进行通信，类似于系统互连110，可以使用一个或多个总线和/或交换机来实现本地互连114。连接到每个本地互连114的设备不仅包括处理单元104，还包括一个或多个系统存储器108a-108d。驻留在系统存储器108中的数据和指令通常可以由数据处理系统100的任何处理节点102中的任何处理单元104中的处理器核心来访问并修改。在本专利技术的可替代实施例中，一个或多个系统存储器108可以被连接到系统互连110，而不是本地互连114。本领域的技术人员将理解，SMP数据处理系统100可以包括许多额外的未示出的组件，例如互连桥、非易失性存储装置、用于连接到网络或附加设备的端口等。由于此类额外组件并不是理解本专利技术所必需的，因此它们并未在图1中示出或在此进一步被讨论。但是，还应当理解，本专利技术提供的增强可应用于各种体系结构的高速缓存一致数据处理系统并且绝非限于图1中示出的通用数据处理系统体系结构。现在参考图2，其中示出了根据本专利技术的示例性处理单元104的更详细的方块图。在所示实施例中，每个处理单元104包括两个用于独立地处理指令和数据的处理器核心200a、200b。每个处理器核心200至少包括用于取回和排序指令以便执行的指令定序单元(ISU)208和一个或多个用于执行指令的执行单元224。如下面进一步讨论的，由执行单元224执行的指令包括请求访问存储器块或导致生成请求访问存储器块的操作的存储器访问指令。每个处理器核心200的操作都由在其最低级别具有共享系统存储器108a-108d并且在其较高级别具有一个或多个级别的高速缓冲存储器的多级别易失性存储器层次结构来支持。在所示实施例中，每个处理单元104都包括集成存储器控制器(IMC)206，集成存储器控制器206控制对其处理节点102内的系统存储器108a-108d中的相应系统存储器的读写访问，以响应从处理器核心200a-200b接收的请求和由窥探器(S)222在本地互连114上窥探的操作。IMC 206通过引用基地址寄存器(BAR)逻辑240来确定其所负责的地址。在示例性实施例中，处理单元104的高速缓冲存储器层次结构包括每个处理器核心200内的直通存储(store-through)一级(L1)高速缓存226和由处理单元104的所有处理器核心200a、200b共享的二级(L2)高速缓存230。L2高速缓存230包括L2阵列和目录234以及高速缓存控制器，所述高速缓存控制器包括主机(master)232和窥探器236。主机232启动本地互连114和系统互连110上的事务并响应于从关联的处理器核心200a-200b接收的存储器访问(以及其他)请求而访问L2阵列和目录234。窥探器236窥探本地互连114上的操作、提供适合的响应，并执行所述操作所需的对L2阵列和目录234的任何访问。尽管示出的高速缓存层次结构仅包括两级高速缓存，但是本领域的技术人员将理解，可替代的实施例可以包括其他级别(L3、L4、L5等)的片上或片外嵌入或旁视本文档来自技高网...

【技术保护点】
一种数据处理系统中的数据处理的方法，所述方法包括：　　　　响应于由高速缓冲存储器从关联的处理器核心接收到初始化操作，所述初始化操作指示将被初始化的目标存储器块，所述高速缓冲存储器确定相对于所述高速缓冲存储器的所述目标存储器块的一致性状态；　　　　响应于确定所述目标存储器块具有相对于所述高速缓冲存储器的数据无效一致性状态，所述高速缓冲存储器在互连上发出指示所述目标存储器块的相应初始化请求；以及　　　　响应于所述初始化请求，将所述数据处理系统的存储器中的所述目标存储器块初始化为初始化值，其中所述目标存储器块在所述高速缓冲存储器不持有所述目标存储器块的有效副本的情况下被初始化。

【技术特征摘要】
US 2005-5-17 11/130,9071.一种数据处理系统中的数据处理的方法，所述方法包括响应于由高速缓冲存储器从关联的处理器核心接收到初始化操作，所述初始化操作指示将被初始化的目标存储器块，所述高速缓冲存储器确定相对于所述高速缓冲存储器的所述目标存储器块的一致性状态；响应于确定所述目标存储器块具有相对于所述高速缓冲存储器的数据无效一致性状态，所述高速缓冲存储器在互连上发出指示所述目标存储器块的相应初始化请求；以及响应于所述初始化请求，将所述数据处理系统的存储器中的所述目标存储器块初始化为初始化值，其中所述目标存储器块在所述高速缓冲存储器不持有所述目标存储器块的有效副本的情况下被初始化。2.根据权利要求1的方法，其中所述初始化的步骤包括系统存储器的存储器控制器将系统存储器中的所述目标存储器块初始化为所述初始化值。3.根据权利要求2的方法，其中所述初始化的步骤还包括另一个高速缓冲存储器在所述互连上窥探所述初始化请求，并且响应于此，将其的所述目标存储器块的副本初始化为所述初始化值。4.根据权利要求1的方法，其中所述初始化的步骤还包括另一个高速缓冲存储器在所述互连上窥探所述初始化请求，并且响应于此，将其的所述目标存储器块的副本初始化为所述初始化值。5.根据权利要求1的方法，还包括另一个高速缓冲存储器在所述互连上窥探所述初始化请求，并且作为响应，将其的所述目标存储器块的副本更新为数据无效一致性状态。6.根据权利要求1的方法，还包括响应于确定所述目标存储器块具有修改后的一致性状态，所述状态指示所述目标存储器块没有被与另一个处理器核心关联的另一个高速缓冲存储器所缓存，所述高速缓冲存储器在没有在所述互连上发出相应初始化请求的情况下将所述存储器块初始化为所述高速缓冲存储器的数据阵列内的所述初始化值。7.根据权利要求1的方法，所述方法还包括响应于确定所述目标存储器块具有指示所述高速缓冲存储器是所述目标存储器块的一致性最高点的一致性状态以及所述目标存储器块可以被与另一个处理器核心关联的另一个高速缓冲存储器所缓存，所述高速缓冲存储器在所述互连上发出初始化请求；将所述目标存储器块初始化为其数据阵列中的所述初始化值以响应接收到对所述初始化请求的响应，所述响应指示没有其他与另一个处理器核心关联的高速缓冲存储器将保留所述目标存储器块的有效副本。8.一种用于包括互连、系统存储器和连接到所述互连的存储器控制器的数据处理系统的处理单...

【专利技术属性】
技术研发人员：RK阿里米利，DE威廉姆斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]