用于处理器单元中操作数处理的方法和设备技术

用于在具有至少两个执行单元的处理器单元中处理操作数的方法和设备，所述执行单元可以以可预定的时钟工作，其中利用控制信号来控制所述执行单元用于处理操作数，并且可以在第一工作模式和第二工作模式之间进行切换，其特征在于，在所述第一工作模式中，给两个执行单元馈送相同的操作数，在第二工作模式中，给两个执行单元馈送不同的操作数，在所述第一工作模式中，利用相同的控制信号来控制两个执行单元用于处理操作数，在第二工作模式中，利用不同的控制信号来控制两个执行单元用于处理操作数。

【技术实现步骤摘要】
【国外来华专利技术】现有技术本专利技术的出发点是按照独立权利要求的前序部分所述的用于在具有至少两个执行单元的处理器单元中处理操作数的方法和设备、在至少两种工作模式之间的切换、以及相应的处理器单元。这种带有至少两个集成的执行单元的处理器单元也公知为双芯结构或者说多芯结构。根据现有技术，主要出于两个原因提出这样的双芯结构或者说多芯结构在一个方面从而可以提升性能，也就是达到一种性能的提高，其中把所述两个执行单元或者说芯看作在一个半导体装置上的两个计算单元。在这样的配置中两个执行单元或者说芯执行对应不同的任务对应程序。由此达到一种性能提高，因此这种配置称为性能模件或者说性能模块。除了用作超级标量处理器以外，第二个原因是实现一种提高安全性的双芯结构或者说多芯结构，其中两个执行单元冗余地执行相同的程序。比较这两个执行单元的结果，然后通过比较相符性来识别出错。下面把这种配置称为安全性模式或者安全模式。一般地这两个所述的配置唯一地只包含双芯或者多芯配置，就是说，有至少两个执行单元的计算机原则上只用一个模式工作要么是性能模式要么是安全模式。现今本专利技术的任务是，能够关于至少两种工作类型如此实现这种双芯或者多芯处理器单元的组合工作，使得在此可以实现在至少两种工作模式、也即尤其在安全模式和性能模式之间的最佳切换。专利技术优点一方面，出于安全原因希望冗余地处理操作数或者冗余地执行程序或者任务、也即执行任务程序、程序部分、代码字组、或者各个指令，但是另一方面，出于成本原因，在执行非安全紧要的功能时提供完全冗余的硬件又是不值得追求的。按照本专利技术，该目标冲突在处理器单元中通过在至少两种工作模式之间的优化切换来解决。因此，本专利技术以一种用于在具有至少两个执行单元的处理器单元中处理操作数的方法和设备为出发点，所述执行单元可以以可预定的时钟工作，其中利用控制信号来控制所述执行单元用于处理操作数，并且可以在第一工作模式和第二工作模式之间进行切换，其中有利地在所述第一工作模式中，给两个执行单元馈送相同的操作数，在第二工作模式中，给两个执行单元馈送不同的操作数，在所述第一工作模式中，利用相同的控制信号来控制两个执行单元用于处理操作数，在第二工作模式中，利用不同的控制信号来控制两个执行单元用于处理操作数。在此，有利地在所述第一工作模式中，以与用于所述执行单元的操作数处理的时钟相关的方式作为全时钟把操作数馈送给所述执行单元，在第二工作模式中以比所述全时钟更快的第二时钟来馈送操作数用于处理。在此，有利地相同地选择执行单元的时钟和全时钟，其中在特定的改进方案中，比全时钟快两倍的第二时钟被构成为半时钟。有利地，在两种工作模式中同步处理所述操作数，其中也可以设想在第一工作模式中同步处理操作数而在第二工作模式中异步处理操作数。出于安全原因可以规定，所述操作数或者从所述操作数中导出的数据(例如由此构成的ECC码)的相符性通过比较器来比较，其中在出现偏差时识别为出错。同样在处理操作数时所产生的状态(例如所导出的ECC码形式的数据)或者结果的相符性通过比较器来比较，其中这里在出现偏差时也识别为出错。在两种情况下，在比较时取决于工作模式确定，这种比较是否被执行，或者哪些操作数、数据、状态或者结果被比较。于是，在写到总线上之前，所述状态和结果通过释放信号被释放，其中这取决于所述工作模式和比较结果来进行，使得状态或者结果可以同时或者先后被释放。在此，除了包括可以以可预定的时钟工作的至少两个执行单元之外，本专利技术设备或者具有这种设备的处理器单元还包含一控制装置，尤其作为切换装置，所述控制装置在第一工作模式和第二工作模式之间切换，并且利用控制信号控制执行单元来处理操作数，所述控制装置与所述执行单元和其他馈送单元相连接，其中所述控制装置与所述执行单元如此共同起作用，以致在所述第一工作模式中给两个执行单元馈送相同的操作数，在所述第二工作模式中给两个执行单元馈送不同的操作数，其中所述控制装置如此被构成，使得在所述第一工作模式中利用相同的控制信号来控制两个执行单元用于处理操作数，在第二工作模式中利用不同的控制信号来控制两个执行单元用于处理操作数。在此，有利地所述控制装置和所述馈送单元如此被构成，使得在所述第一工作模式中与执行单元的时钟相关地作为全时钟把操作数提供给所述执行单元，在第二工作模式中以比所述全时钟更快的第二时钟来提供操作数用于处理。在此，两个执行单元可以仅仅被构成为运算器(ALU)或者也可以被构成为运算芯(Core)或者处理单元(CPU)。因此，本专利技术有利地可应用于在处理器单元中作为执行单元用于处理操作数的所有至少两倍实施的这种组件。馈送单元被如此设计为寄存器装置，使得设有至少一个操作数寄存器(Operandenregister)，并且在操作数寄存器和每个执行单元之间设有至少一个缓存寄存器，其中所述馈送单元和所述执行单元如此被构成，使得所述馈送单元和所述执行单元在第二工作模式、即性能模式LM中利用不同的时钟工作或者被操作，尤其所述馈送单元如此被构成，使得所述馈送单元在第二工作模式中以比所述执行单元更快的、尤其两倍快的时钟工作或者被操作。有利地设有一解码器，通过所述解码器可识别切换条件，并且所述解码器以与所述馈送单元相同的时钟工作或者被操作。在此，有利地可选地设有第一切换装置，所述第一切换装置如此被构成或者可工作，使得所述第一切换装置根据所述第一或者第二工作模式连接所述供给装置，和/或设有第二切换装置，所述第二切换装置如此被构成或者可工作，使得所述第二切换装置根据所述第一或第二工作模式连接所述执行单元。有利地，所述馈送单元和所述执行单元如此被构成，使得所述馈送单元和所述执行单元在第一工作模式、即所述安全模式中以相同的时钟并且尤其同步地工作或者被操作。其他优点和有利的改进方案从说明书以及从权利要求的特征中得出。 附图说明下面借助于在附图中所示的图进一步描述本专利技术。在此，图1和图2分别示出具有加倍的运算器和操作数寄存器装置的处理器单元，其中所述操作数寄存器装置分别具有一个操作数寄存器和分别具有一个缓存寄存器。图3同样示出一个这种具有加倍的执行单元以及一个不同于图1和2的操作数寄存器装置的处理器单元，该操作数寄存器装置分别具有两对操作数寄存器和相应数量的缓存寄存器。图4示出用于传送和处理操作数的不同时钟，尤其是半时钟和全时钟。图5同样示出与图3可比较的具有加倍执行单元的处理器单元，其中只有一个操作数输入端可供执行单元使用，并且在操作数寄存器装置中仅仅设有一个操作数寄存器。实施例说明在附图的图1、2、3和5中，除非另有说明，相同的和/或功能相同的元件用相同的附图标记指代。为了更清楚起见，如存储单元、外围设备单元、在运算器表示中的芯或者CPU的剩余部分等不直接按照本专利技术的存储器单元组件在图1、和2中没有直接示出。当然，两个运算器ALU A和ALU B同样在本专利技术范围内可以对应于CPU或者完整芯或CPU，因此如在图3和5中仍要描述的那样，本专利技术也可以用于完整双芯结构。当然，在图1和图2中优选的是，只有运算器是加倍的，CPU的其他组件通过其他出错发现机制来保障。在图1和2中用附图标记1和2分别表示算术逻辑单元(ALUArithmetic Logic Unit)或者也表示浮点单元(FPUFloating 本文档来自技高网...

【技术保护点】
用于在具有至少两个执行单元的处理器单元中处理操作数的方法，所述执行单元可以以可预定的时钟工作，其中所述执行单元利用控制信号来控制用于处理操作数，并且可以在第一工作模式和第二工作模式之间进行切换，其特征在于，　　　　在所述第一工作模式中，给两个执行单元馈送相同的操作数，在第二工作模式中，给两个执行单元馈送不同的操作数，在所述第一工作模式中，利用相同的控制信号来控制两个执行单元以处理操作数，在第二工作模式中，利用不同的控制信号来控制两个执行单元以处理操作数。

【技术特征摘要】
【国外来华专利技术】DE 2003-10-24 103 49 580.01.用于在具有至少两个执行单元的处理器单元中处理操作数的方法，所述执行单元可以以可预定的时钟工作，其中所述执行单元利用控制信号来控制用于处理操作数，并且可以在第一工作模式和第二工作模式之间进行切换，其特征在于，在所述第一工作模式中，给两个执行单元馈送相同的操作数，在第二工作模式中，给两个执行单元馈送不同的操作数，在所述第一工作模式中，利用相同的控制信号来控制两个执行单元以处理操作数，在第二工作模式中，利用不同的控制信号来控制两个执行单元以处理操作数。2.按照权利要求1所述的方法，其特征在于，以与用于所述执行单元的操作数处理的时钟相关的方式作为全时钟把操作数提供给所述执行单元，在第二工作模式中以比所述全时钟更快的第二时钟来提供操作数，用以处理操作数。3.按照权利要求2所述的方法，其特征在于，在第一工作模式中，以所述执行单元的时钟作为全时钟来提供操作数。4.按照权利要求2所述的方法，其特征在于，比全时钟快两倍的第二时钟被构成半时钟。5.按照权利要求1所述的方法，其特征在于，在两种工作模式中由所述执行单元同步处理所述操作数。6.按照权利要求1所述的方法，其特征在于，在第一工作模式中同步处理所述操作数，在第二工作模式中异步处理所述操作数。7.按照权利要求1所述的方法，其特征在于，所述操作数或者从所述操作数中导出的数据的相符性被比较，在出现偏差时识别为出错。8.按照权利要求1所述的方法，其特征在于，在处理所述操作数时所产生的状态或者结果(ResultA，ResultB)的相符性被比较，在出现偏差时识别为出错，其中可以取决于各个工作模式实施所述比较。9.按照权利要求8所述的方法，其特征在于，所述状态和结果取决于工作模式并且通过释放信号来释放所述比较。10.按照权利要求9所述的方法，其特征在于，所述释放信号根据工作模式同时或者先后释放所述状态或者结果。11.用于在具有至少两个执行单元的处理器单元中处理操作数的设备，所述执行单元可以以可预定的时钟工作，其中包含一控制装置，所述控制装置利用控制信号控制执行单元来处理操作数，并且在第一工作模式和第二工作模式之间切换，其特征在于，所述控制装置与所述执行单元和其他馈送单元相连接，所述控制装置与所述馈送单元如此共同起作用，以致在所述第一工作模式中给两个执行单元馈送相同的操作数，在所述第二工作模式中给两个执行单元馈送不同的操作数，其中所述控制装置如此被构成，使得在所述第一工作模式中以相同的控制信号来控制两个执行单元用于处理操作数，在第二工作模式中利用不同的控制信号来控制两个执行单元用于处理操作数。12.按照权利要求11所述的设备，其特征在于，所述控制装置和所述馈送单元如此被构成，使得在所述第一工作模式中与执行单元的时钟...

【专利技术属性】
技术研发人员：R韦伯勒，T科特克，A施泰宁格尔，
申请(专利权)人：罗伯特博世有限公司，
类型：发明
国别省市：DE[德国]