自适应输入/输出缓冲器及其使用方法技术

在其输入／输出通道中具有可编程延迟单元的控制器还可以包括储存数值的分别的寄存器，所述数值控制由分别的延迟单元引入的时间延迟。通过测试在控制器和耦合到通道的一个或更多个器件之间的信号的定时可以确定被编程到寄存器的值。测试可以包括使用来自一组顺序的测试值中的测试值来设置寄存器，在从控制器到一个或更多个器件的信号上驱动特定模式，并且核查所述模式的部分是否被所述一个或更多个器件准确地接收。调整信号的定时可以涉及相对于建立和维持时间限制来进行所述信号的定中心。

【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
随着数字系统中使用的频率的增加，满足定时约束变得更加困难或者甚至是不可能的。例如，公共时钟总线协议被用来在存储器器件和存储器控制器间传递数据、地址和控制信号。这些信号相对于存储器器件和存储器控制器两者公共的时钟而被采样。随着公共时钟的周期减少到与总线上的建立(set-up)和维持(hold)时间要求相同的量级(order)，在信号定时(timing)中涉及的印刷电路板和不同半导体的制造公差(tolerance)可能没有严格到足以保证所有具有类似配置的系统可以满足定时要求。此外，在例如个人计算机(PC)的“开放式”系统中，很多不同的系统配置是可能的，所述系统包括来自不同来源的印刷电路板和不同类型和数量的存储器设备。每种这样的配置可以具有不同的定时特性并且这些整体的特性可能超出存储器控制器的定时公差。因此，具有特定配置的系统可能不能运转，而其他的系统可能具有边缘操作并且可能在某些环境条件下不能运转。附图简要说明在附图的视图中，本专利技术的实施方案以实施例的形式，而非限制性的形式来示出，其中附图说明图1是其上已经安装了器件和控制器的印刷电路板的方框图；图2和图3是帮助理解本专利技术的一些实施方案的示例性的时序图；图4图示设置和调整定时参数的方法的流程图；图5图示产生查找表的示例性方法的流程图；图6图示确定要编程到驱动阻抗(driving impedance)控制寄存器和输出延迟(delay)控制寄存器的数值(digital value)的示例性方法的流程图；图7图示要编程到输出延迟控制寄存器和输入延迟控制寄存器的数值的示例性校准(calibration)序列的流程图；图8图示要编程到输出延迟控制寄存器和输入延迟控制寄存器的数值的示例性的校准算法的流程图；图9是包括印刷电路板的装置的方框图，所述印刷电路板具有安装在其之上的存储器控制器；图10A-10D图示要编程到图9的存储器控制器的延迟控制寄存器的数值的示例性校准序列的流程图；以及图11是根据本专利技术的一些实施方案的示例性可编程延迟单元的简化示意图。应该可以意识到，为了描述的简单和清晰，图中所示的要素没有一定按照比例来绘制。例如，为了清晰起见，一些要素的尺寸可能相对于其他要素被放大了。此外，在被认为适当的地方，在图中重复了标号，用来指示对应的或类似的要素。专利技术详细说明在以下详细描述中，阐述了大量具体的细节以提供对本专利技术的实施方案的透彻理解。然而，本领域普通技术人员将会理解，无需使用这些具体的细节可以实现本专利技术的实施方案。此外，没有详细描述公知的方法、过程、组件和电路，以免模糊本专利技术。以下详细描述的一些部分是根据算法和对计算机存储器中的数据位或二进制数字信号的操作的符号表示来介绍的。这些算法描述和表示可以是数据处理领域内的技术人员使用的技术，以将他们工作的内容传达给本领域的其他技术人员。本专利技术的一些实施方案涉及设置和/或动态调整控制器的物理组件(component)的参数，所述设置和/或动态调整操作基于电气耦合到控制器的一个或更多个器件(device)的属性，并且基于将一个或更多个器件电气耦合到控制器的介质的属性。其参数正被设置和/或被调整的物理组件可以包括那些使得由控制器发送的电信号能够被一个或更多个器件准确接收的组件，以及那些使得由一个或更多个器件发送的电信号能够被控制器准确接收的组件。如图1所示，根据本专利技术的一些实施方案，印刷电路板(PCB)2可以包括控制器4、一个或更多个器件6、导体8和导体10。可选地，PCB 2可以包括图形芯片5。控制器4的实施例的非穷尽列表包括中央处理单元(CPU)和存储器控制器。例如，控制器4可以具有驱动控制信号执行读和写命令的能力，并且导体8和导体10可以是那些控制信号的总线的部分。器件6的实施例的非穷尽列表可以包括存储器器件和协处理器。以下描述针对单个器件6，但本专利技术的范围不限于此。当器件6装配到PCB 2上时，导体8和导体10可以包括印刷电路板上的迹线(trace)。当器件6装配到可移除模块时，导体8和导体10可以包括例如印刷电路板上的迹线、可移除模块的迹线和耦合这些迹线的导电连接器。本专利技术的实施方案的以下描述参考时钟的上升沿。然而，在本专利技术的其他实施方案中可以改为参考时钟的下降沿。输出信号的参数以下描述阐述了控制器的物理组件以及如何设置和/或动态调整这些物理组件的参数，以使得由控制器发送的电信号能够被电气耦合到控制器的一个或更多个器件准确地接收。这些参数的设置和/或调整可以基于电气耦合到控制器的一个或更多个器件的属性以及基于将一个或更多个器件电气耦合到控制器的介质的属性。控制器4可以包括由可选的输出延迟控制寄存器14和驱动阻抗控制寄存器16控制的输出通道12，所述控制器4是集成电路或集成电路的一部分。输出通道12可以从数字子系统(未示出)接收信号18，其稳定的逻辑电平在时钟20的每个周期内改变不超过一次，并且可以在导体8上产生反映信号18的逻辑电平改变的输出信号。器件6可以包括可以接收时钟24和导体8上的信号作为输入的输入通道22。输入通道22可以在时钟24的上升沿对导体8上的信号的逻辑电平进行采样并且可以将采样的逻辑电平输出到信号25上。输出通道12、输出延迟控制寄存器14和驱动阻抗控制寄存器16的一个目的可以是确保信号18的逻辑电平的改变由信号25的逻辑电平的改变准确地反映。事实上，这将信号18转换为信号25。由控制器4和器件6所形成的系统是公共时钟系统。在图2的示例性时序图中，时钟20以周期TPERIOD纳秒(在上升沿(例如上升沿102、104和106)之间测得)振荡。在本实施例中，信号18的逻辑电平在时钟20的每个上升沿的TCO1纳秒后改变。在图2的示例性时序图中，时间延迟TCO1是恒定的，但本专利技术的范围不限于此。输出通道(channel)可以包括可选的可编程延迟单元(delay cell)26和可编程输出缓冲器28。可编程延迟单元26可以连续地采样信号18的逻辑电平，并且可以在信号30上连续地输出与信号18上采样得到的逻辑电平基本上相等的逻辑电平。当信号18的逻辑电平发生改变时，信号30的逻辑电平可以相应地在时间延迟TPD1后改变。正如以下更详细解释的，时间延迟TPD1在一时间范围内可以是可编程的，并且可以根据存入输出延迟控制寄存器14的数值来设置。可编程缓冲器28可以接收信号30作为输入并且可以在导体8上产生输出信号，所述输出信号可以反映信号30的逻辑电平的改变。在导体8上可以使用电压电平表示逻辑电平。例如高电压电平可以表示一个逻辑电平，而低电压电平可以表示另一个逻辑电平。因此，可编程输出缓冲器28可以在导体8上产生电压电平来反映信号30的逻辑电平的改变。虽然本专利技术的范围不限于此，可编程输出缓冲器28可以借助于将低电压源(例如地)通过可编程输出缓冲器28内部的反向驱动阻抗(sink driving impedance)耦合到导体8而在导体8上产生低电压电平。类似地，可编程输出缓冲器28可以借助于将高电压源通过可编程输出缓冲器28内部的源驱动阻抗(source driving impedance)耦合到导体8而在导体8上产生高电压电平。驱动阻抗控制寄存器16可以被耦合到可编程输出缓冲器28，并且存本文档来自技高网...

【技术保护点】
一种可编程延迟单元，包括：　　　　耦合到低电源轨的电容；　　　　耦合到所述可编程延迟单元的输出的导体；以及　　　　并联地耦合到所述导体和所述电容的两个或更多个通过门。

【技术特征摘要】
【国外来华专利技术】US 2003-10-16 10/685,4181.一种可编程延迟单元，包括耦合到低电源轨的电容；耦合到所述可编程延迟单元的输出的导体；以及并联地耦合到所述导体和所述电容的两个或更多个通过门。2.如权利要求1所述的可编程延迟单元，其中所述通过门中的每一个的阻抗由分别的控制信号控制。3.如权利要求1所述的可编程延迟单元，还包括耦合到高电源轨和所述导体的可变阻抗晶体管，其中所述可变阻抗晶体管的阻抗由控制信号确定。4.一种可编程延迟单元，包括耦合到所述可编程延迟单元的输出的导体；以及耦合到高电源轨和所述导体的可变阻抗晶体管，其中所述可变阻抗晶体管的阻抗由控制信号确定。5.如权利要求4所述的可编程延迟单元，其中所述控制信号响应于系统的输出而被设置，所述系统测量包括所述可编程延迟单元的集成电路的行为的改变，所述改变至少部分是由所述集成电路的电源电压的变化、周围温度的变化和所述集成电路的温度的变化产生的。6.如权利要求4所述的可编程延迟单元，其中所述控制信号是连续信号。7.一种控制器，包括用于在耦合到所述控制器的导体上产生电信号的输出缓冲器；耦合到所述输出缓冲器的可编程延迟单元，其中所述可编程延迟单元包括至少耦合到低电源轨的电容；耦合到所述可编程延迟单元的输出的导体；以及并联地耦合到所述导体和所述电容的两个或更多个通过门。8.如权利要求7所述的控制器，还包括耦合到所述可编程延迟单元的寄存器，用于存储确定由所述可编程延迟单元引入的时间延迟的值。9.如权利要求8所述的控制器，还包括用于存储编程到所述寄存器的一个或更多个值的存储器。10.如权利要求7所述的控制器，其中所述控制器是存储器控制器。11.如权利要求7所述的控制器，还包括耦合到所述输出缓冲器的一个或两个寄存器，用于存储确定所述输出缓冲器的源驱动阻抗的第一值和用于存储确定所述输出缓冲器的反向驱动阻抗的第二值。12.一种控制器，包括用于在耦合到所述控制器的导体上产生电信号的输出缓冲器；耦合到所述输出缓冲器的可编程延迟单元，其中所述可编程延迟单元包括至少耦合到所述可编程延迟单元的输出的导体；耦合到高电源轨和所述导体的可变阻抗晶体管，其中所述可变阻抗晶体管的阻抗由控制信号确定。13.如权利要求12所述的控制器，其中所述控制信号响应于系统的输出而被设置，所述系统测量所述控制器的行为的改变，所述改变至少部分由所述控制器的电源电压的变化、周围温度的变化和所述控制器的温度的变化产生。14.如权利要求12所述的控制器，还包括耦合到所述可编程延迟单元的寄存器，用于存储确定由所述可编程延迟单元引入的时间延迟的值。15.如权利要求14所述的控制器，还包括存储编程到所述寄存器的一个或更多个值的存储器。16.如权利要求12所述的控制器，其中所述控制器是存储器控制器。17.如权利要求12所述的控制器，还包括耦合到所述输出缓冲器的一个或两个寄存器，用于存储确定所述输出缓冲器的源驱动阻抗的第一值和用于存储确定所述输出缓冲器的反向驱动阻抗的第二值。18.一种控制器，包括用于从耦合到所述控制器的导体接收电信号的输入缓冲器；以及耦合到所述输入缓冲器的可编程延迟单元，其中所述可编程延迟单元包括至少耦合到低电源轨的电容；耦合到所述可编程延迟单元的输出的导体；以及并联地耦合到所述导体和所述电容的两个或更多个通过门。19.如权利要求18所述的控制器，还包括耦合到所述可编程延迟单元的寄存器，用于存储确定由所述可编程延迟单元引入的时间延迟的值。20.如权利要求19所述的控制器，还包括用于存储编程到所述寄存器的一个或更多个值的存储器。21.如权利要求18所述的控制器，其中所述控制器是存储器控制器。22.一种控制器，包括用于从耦合到所述控制器的导体接收电信号的输入缓冲器；以及耦合到所述输入缓冲器的可编程延迟单元，其中所述可编程延迟单元包括至少耦合到所述可编程延迟单元的输出的导体；以及耦合到高电源轨和所述导体的可变阻抗晶体管，其中所述可变阻抗晶体管的阻抗由控制信号确定。23.如权利要求22所述的控制器，其中所述控制信号响应于系统的输出而被设置，所述系统测量所述控制器的行为的改变，所述改变至少部分由所述控制器的电源电压的变化、周围温度的变化和所述控制器的温度的变化产生。24.如权利要求22所述的控制器，还包括耦合到所述可编程延迟单元的寄存器，用于存储确定由所述可编程延迟单元引入的时间延迟的值。25.如权利要求24所述的控制器，还包括用于存储编程到所述寄存器的一个或更多个值的存储器。26.如权利要求22所述的控制器，其中所述控制器是存储器控制器。27.一种印刷电路板，包括图形芯片；控制器，所述控制器包括至少用于在耦合到所述控制器的导体上产生电信号的输出缓冲器；连接到所述输出缓冲器的可编程延迟单元，以直接向所述输出缓冲器提供输入；以及耦合到所述可编程延迟单元的寄存器，以存储输出窗口中心值，所述输出窗口中心值确定所述输入相对于到所述可编程延迟单元的输入的时间延迟；以及存储器，所述存储器具有被编程在其中的输出窗口中心值，所述输出窗口中心值用于要被安装在所述印刷电路板上并且被耦合到所述控制器的器件的一个或更多个配置。28.如权利要求27所述的印刷电路板，其中所述控制器是存储器控制器。29.如权利要求28所述的印刷电路板，还包括耦合到所述存储器控制器的一个或更多个存储器器件，并且其中所述存储器控制器通过所述导体将所述电信号驱动到所述一个或更多个器件中的一个或更多个。30.如权利要求27所述的印刷电路板，其中所述控制器还包括耦合到所述输出缓冲器的一个或两个寄存器，用于存储确定所述输出缓冲器的所述源驱动阻抗的源驱动阻抗值和用于存储确定所述输出缓冲器的所述反向驱动阻抗的反向驱动阻抗值。31.一种印刷电路板，包括图形芯片；控制器，所述控制器包括至少用于从耦合到所述控制器的导体上接收电信号的输入缓冲器；连接到所述输入缓冲器的可编程延迟单元，以直接接收所述输入缓冲器的输出；以及耦合到所述可编程延迟单元的寄存器，以存储输入窗口中心值，所述输入窗口中心值确定所述可编程延迟单元的输出相对于所述输入缓冲器的所述输出的时间延迟；以及存储器，所述存储器包括被编程的输入窗口中心值，所述输入窗口中心值用于要被安装在所述印刷电路板上并且被耦合到所述控制器的器件的一个或更多个配置。32.如权利要求31所述的印刷电路板，其中所述控制器是存储器控制器。33.如权利要求32所述的印刷电路板，还包括耦合到所述存储器控制器的一个或更多个存储器器件，并且其中所述存储器器件的一个或更多个通过所述导体将所述电信号驱动到所述存储器控制器。34.一种印刷电路板，包括图形芯片；至少包括可编程延迟单元的控制器，所述可编程延迟单元至少包括耦合到低电源轨的电容；耦合到所述可编程延迟单元的输出的导体；以及并联地耦合到所述导体和所述电容的两个或更多个通过门。35.如权利要求34所述的印刷电路板，其中每个所述通过门的阻抗由分别的控制信号控制。36.如权利要求34所述的印刷电路板，其中所述可编程延迟单元还包括耦合到高电源轨和所述导体的可...

【专利技术属性】
技术研发人员：韦卡库尔兹，泽里格韦纳，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]