DRAM测试方法、装置、可读存储介质及电子设备制造方法及图纸

本发明专利技术公开了一种DRAM测试方法、装置、可读存储介质及电子设备，通过对待测试的DRAM进行两轮测试，对于遍历到的目标预设操作位，基于预设测试数据向目标预设操作位及与目标预设操作位相邻的相邻预设操作位按照预设顺序进行数据读写操作，将读取的数据与对应写入的数据进行比较，通过两轮测试的比较结果得到最终测试结果，由于耦合故障在特定情况下才能够被激发，比如相邻的存储单元之间存在大幅度的电势差，向目标预设操作位及相邻预设操作位进行数据写入和读取，模拟该情况，覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，使桥接故障和耦合故障等多存储单元故障得到激发，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。从而提高产品良性。从而提高产品良性。

【技术实现步骤摘要】
DRAM测试方法、装置、可读存储介质及电子设备


[0001]本专利技术涉及DRAM芯片测试领域，尤其涉及一种DRAM测试方法、装置、可读存储介质及电子设备。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)，是当代计算机系统不可或缺的组成部件，分平台可有应用于个人电脑或服务器的双倍速率同步动态随机存储器(Double Data Rate，DDR)模组以及应用于嵌入式ARM架构的低功耗内存(Low Power Double Data Rate，LPDDR)芯片。
[0003]LPDDR的基本存储单元为cell，计算机及嵌入式系统通过在cell中写入高电平或低电平的方式进行数据存储和读写。
[0004]另外，由于当前DRAM为了高效的存取速率采用的是突发读写方式，即读写操作在一个存储阵列中是以突发长度(Burst Length，BL)为单位进行的，一次操作多位(如8或16位)列地址的读写，并对每个突发长度里访问由0和1组成的数据。例如定位的地址是0行，突发长度为8bit，那么在0行0列至0行7列这一段空间每一位写入1bit数据，共8bit，第二个突发长度由0行8列至15列，以此类推。当一行的存储位置全部写完时，内存控制器(Memory Controller,MC)定位下一行的地址，继续同样的操作。
[0005]由于DRAM内部结构的特性，用来存储信息的存储单元会持续漏电，达到一定程度时其中的数据会丢失，所以需要在未丢失数据之前对存储单元重新写入当前数据，即刷新(Refresh，REF)，若DRAM正常工作，则刷新之后数据不变，若存在缺陷或处于极端条件下，刷新后数据将出现变化。
[0006]与此同时制程工艺的影响使得存储单元在读写时有可能造成数据存储故障。存储故障分为单cell和多cell故障。单cell故障主要包括固定故障(Stuck at Fault，SF)和跳变故障(Transition Fault，TF)。对于这两种故障的检测一般通过对待测单元写入1后再写入0然后再读出0，相应的还需要写入0后再写入1然后再读出1来进行检测。多cell的典型故障有：桥连故障(Bridging Fault，BF)和耦合故障(Coupling Fault，CF)。针对这两个故障，传统的检测方式是对地址空间里的存储单元进行升序的写读，再进行降序的写读，检测是否有数据错误。
[0007]耦合故障在特地情况下比较容易被激发，其中一种情况就是某个cell处于高电平，但是其四周的cell均为低电平，或是与之相反的某cell处于低电平，但是其四周的cell均为高电平，这种大跨幅的电势差容易触发故障cell出现存储错误。目前没有对这种故障情况的针对性测试手段。

技术实现思路

[0008]本专利技术所要解决的技术问题是：提供了一种DRAM测试方法、装置、可读存储介质及电子设备，能够提高测试DRAM时故障的覆盖率。
[0009]为了解决上述技术问题，本专利技术采用的一种技术方案为：
[0010]一种DRAM测试方法，包括步骤：
[0011]对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
[0012]所述测试包括：
[0013]对所述待测试的DRAM写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
[0014]以预设操作位为单位对所述待测试的DRAM进行遍历直至遍历完所述待测试的DRAM的所有预设操作位；
[0015]对于遍历到的目标预设操作位，基于所述预设测试数据向所述目标预设操作位及与所述目标预设操作位相邻的相邻预设操作位按照预设顺序进行数据读写操作，将读取的数据与对应写入的数据进行比较；
[0016]第一轮测试与第二轮测试的预设操作位不同；
[0017]根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
[0018]为了解决上述技术问题，本专利技术采用的另一种技术方案为：
[0019]一种DRAM测试装置，包括：
[0020]数据读写模块，用于对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；
[0021]所述测试包括：
[0022]对所述待测试的DRAM写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；
[0023]以预设操作位为单位对所述待测试的DRAM进行遍历直至遍历完所述待测试的DRAM的所有预设操作位；
[0024]对于遍历到的目标预设操作位，基于所述预设测试数据向所述目标预设操作位及与所述目标预设操作位相邻的相邻预设操作位按照预设顺序进行数据读写操作，将读取的数据与对应写入的数据进行比较；
[0025]第一轮测试与第二轮测试的预设操作位不同；
[0026]测试模块，用于根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。
[0027]为了解决上述技术问题，本专利技术采用的另一种技术方案为：
[0028]一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述DRAM测试方法中的各个步骤。
[0029]为了解决上述技术问题，本专利技术采用的另一种技术方案为：
[0030]一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述DRAM测试方法中的各个步骤。
[0031]本专利技术的有益效果在于：通过对待测试的DRAM进行两轮测试，对于遍历到的目标预设操作位，基于预设测试数据向目标预设操作位及与目标预设操作位相邻的相邻预设操作位按照预设顺序进行数据读写操作，将读取的数据与对应写入的数据进行比较，通过两轮测试的比较结果得到最终测试结果，由于耦合故障在特定情况下才能够被激发，比如相邻的存储单元之间存在大幅度的电势差，向目标预设操作位及相邻预设操作位进行数据写
入和读取，能够模拟该特定情况，覆盖此前的测试盲区并检测出现有技术中较难被发现的芯片缺陷，使桥接故障和耦合故障等多存储单元故障得到激发，提高了故障覆盖率，增强测试结果的可靠性，从而提高产品良性。
附图说明
[0032]图1为本专利技术实施例的一种DRAM测试方法的步骤流程图；
[0033]图2为本专利技术实施例的一种DRAM测试装置的结构示意图；
[0034]图3为本专利技术实施例的一种电子设备的结构示意图；
[0035]图4为本专利技术实施例的DRAM测试方法中预设测试数据以及预设测试数据的反数示意图；
[0036]图5为本专利技术实施例的DRAM测试方法中写入预设测试数据D的待测试的DRAM的存储阵列示意图；
[0037]图6为本专利技术实施例的DRAM测试方法中对目标行写入预设测试数据D的反数/D，对相邻行读取写入的数据并与D比较的示意图；
[0038]图7为本专利技术实施例的DRAM测试方法中对目标行读取写入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种DRAM测试方法，其特征在于，包括步骤：对待测试的DRAM进行两轮测试，分别得到第一比较结果和第二比较结果；所述测试包括：对所述待测试的DRAM写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据；以预设操作位为单位对所述待测试的DRAM进行遍历直至遍历完所述待测试的DRAM的所有预设操作位；对于遍历到的目标预设操作位，基于所述预设测试数据向所述目标预设操作位及与所述目标预设操作位相邻的相邻预设操作位按照预设顺序进行数据读写操作，将读取的数据与对应写入的数据进行比较；第一轮测试与第二轮测试的预设操作位不同；根据所述第一比较结果和第二比较结果得到所述待测试的DRAM的测试结果。2.根据权利要求1所述的一种DRAM测试方法，其特征在于，所述对所述待测试的DRAM写入预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据包括：以预设突发长度为单位从所述待测试的DRAM的每一第一预设读写单元的低位地址开始写入所述预设测试数据直至所述待测试的DRAM的所有存储单元均写入数据。3.根据权利要求1所述的一种DRAM测试方法，其特征在于，所述基于所述预设测试数据向所述目标预设操作位及与所述目标预设操作位相邻的相邻预设操作位按照预设顺序进行数据读写操作包括：基于所述预设测试数据向所述目标预设操作位及所述目标预设操作位的前一预设操作位与后一预设操作位按照预设顺序进行数据读写操作，若不存在所述目标预设操作位的前一预设操作位或后一预设操作位，则省略所述前一预设操作位或后一预设操作位的数据读写操作。4.根据权利要求1所述的一种DRAM测试方法，其特征在于，所述基于所述预设测试数据向所述目标预设操作位及与所述目标预设操作位相邻的相邻预设操作位按照预设顺序进行数据读写操作包括：向所述目标预设操作位写入所述预设测试数据的反数，并读取与所述目标预设操作位相邻的相邻预设操作位的数据，将读取到的数据与对应写入的数据进行比较；向所述相邻预设操作位写入所述预设测试数据的反数，并读取所述目标预设操作位的数据，将读取到的数据与对应写入的数据进行比较；向所述目标预设操作位写入所述预设测试数据，并读取所述相邻预设操作位的数据，将读取到的数据与对应写入的数据进行比较；向所述相邻...

【专利技术属性】
技术研发人员：孙成思，孙日欣，雷泰，
申请(专利权)人：深圳佰维存储科技股份有限公司，
类型：发明
国别省市：