本发明专利技术属于分栅沟槽IGBT器件技术领域，尤其是一种低电容分栅沟槽IGBT器件中间隔离氧化层的制作，针对发射极与栅极之间的击穿电压不够高的问题，现提出以下方案，包括隔离氧化层、P阱和硅衬底，所述P阱设置于硅衬底顶部，且P阱顶部开设有沟槽，沟槽贯穿P阱并穿过硅衬底顶部，沟槽顶部四周竖直设置有栅氧，所述栅氧内部设置有栅极多晶硅，沟槽底部设置有底部厚氧，所述底部厚氧内部设有发射极多晶硅，且隔离氧化层位于栅极多晶硅和发射极多晶硅之间。本发明专利技术，优于采用多晶硅氧化工艺得到的二氧化硅，其介电常数高于HDP得到的膜层的介电常数，从而可以提高发射极与栅极之间的击穿电压。从而可以提高发射极与栅极之间的击穿电压。从而可以提高发射极与栅极之间的击穿电压。
【技术实现步骤摘要】
一种低电容分栅沟槽IGBT器件中间隔离氧化层的制作
[0001]本专利技术涉及分栅沟槽IGBT器件
，尤其涉及一种低电容分栅沟槽IGBT器件中间隔离氧化层的制作。
技术介绍
[0002]IGBT(Insulated Gate Bipolar Transistor)，绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。GTR饱和压降低，载流密度大，但驱动电流较大；MOSFET驱动功率很小，开关速度快，但导通压降大，载流密度小。IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域，IGBT在具体应用过程中考虑到开关时间及开关损耗问题，需要降级电容。分栅沟槽型IGBT器件沟槽结构应运而生。
[0003]经检索，中国专利授权号为CN111261712A的专利，公开了沟槽型IGBT器件结构，减小了沟槽型IGBT器件结构的栅极输入电容，提高电流密度的同时还能保证沟槽栅极具有足够高的击穿电压，以继续优化降低IGBT的导通压降与关断损耗的折中关系，实现更低的功耗、更高的工作电压及安全稳定性。
[0004]上述专利还存在有以下不足之处：发射极与栅极之间的击穿电压不够高，降低了分栅沟槽IGBT器件的使用质量。
技术实现思路
[0005]基于
技术介绍
中提出的技术问题，本专利技术提出了一种低电容分栅沟槽IGBT器件中间隔离氧化层的制作。
[0006]本专利技术提出的一种低电容分栅沟槽IGBT器件中间隔离氧化层的制作，包括隔离氧化层、P阱和硅衬底，所述P阱设置于硅衬底顶部，且P阱顶部开设有沟槽，沟槽贯穿P阱并穿过硅衬底顶部，沟槽顶部四周竖直设置有栅氧，所述栅氧内部设置有栅极多晶硅，沟槽底部设置有底部厚氧，所述底部厚氧内部设有发射极多晶硅，且隔离氧化层位于栅极多晶硅和发射极多晶硅之间。
[0007]优选的，所述隔离氧化层采用薄氧加多晶硅氧化工艺组合得到。
[0008]优选的，所述隔离氧化层、底部厚氧和发射极多晶硅均位于P阱下方，且隔离氧化层、底部厚氧和发射极多晶硅均位于硅衬底内部。
[0009]优选的，所述栅极多晶硅经过沟槽并穿过P阱伸入硅衬底内部，且栅氧底端穿过P阱伸入硅衬底内部。
[0010]优选的，制作步骤如下：
[0011]1)在沟槽IGBT进行第一层多晶硅回刻后，再热氧化生长100埃
‑
500埃薄氧化层；
[0012]2)待获得100埃
‑
500埃薄氧化层之后，再沉积一层氧化用多晶硅厚度约500埃
‑
4000埃，得到2次多晶硅；
[0013]3)随后进行热氧化工艺将2次多晶硅氧化变成二氧化硅，这样中间隔离用的二氧化硅形成完毕；
[0014]4)后续用湿法刻蚀将侧壁多余的二氧化硅刻蚀完全后长栅氧，沉积栅极多晶硅并回刻，即可完成对低电容分栅沟槽IGBT器件中间隔离氧化层的制作。
[0015]优选的，所述多晶硅需要沉积三次。
[0016]优选的，所述2次多晶硅需要完全被氧化成二氧化硅。
[0017]本专利技术中的有益效果为：
[0018]1、采用薄氧加多晶硅氧化可以得到优于单次热氧形成的形貌，主要表现在发射极多晶硅表面的两个尖角可以优化。
[0019]2、充分利用多晶硅沉积是台阶覆盖性好的优点，可以得到更加贴合沟槽的形貌。
[0020]3、优于采用多晶硅氧化工艺得到的二氧化硅，其介电常数高于HDP得到的膜层的介电常数，从而可以提高发射极与栅极之间的击穿电压。
[0021]该专利技术中未涉及部分均与现有技术相同或可采用现有技术加以实现。
附图说明
[0022]图1为本专利技术提出的一种低电容分栅沟槽IGBT器件中间隔离氧化层的结构示意图；
[0023]图2为本专利技术提出的一种低电容分栅沟槽IGBT器件中间隔离氧化层的制作流程图。
[0024]图中：1栅极多晶硅、2P阱、3隔离氧化层、4栅氧、5底部厚氧、6硅衬底、7发射极多晶硅。
具体实施方式
[0025]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。
[0026]在本专利技术的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。
[0027]实施例1
[0028]参照图1
‑
2，一种低电容分栅沟槽IGBT器件中间隔离氧化层的制作，包括隔离氧化层3、P阱2和硅衬底6，P阱2设置于硅衬底6顶部，且P阱2顶部开设有沟槽，沟槽贯穿P阱2并穿过硅衬底6顶部，沟槽顶部四周竖直设置有栅氧4，栅氧4内部设置有栅极多晶硅1，沟槽底部设置有底部厚氧5，底部厚氧5内部设有发射极多晶硅7，且隔离氧化层3位于栅极多晶硅1和发射极多晶硅7之间。
[0029]本专利技术中，隔离氧化层3采用薄氧加多晶硅氧化工艺组合得到。
[0030]本专利技术中，隔离氧化层3、底部厚氧5和发射极多晶硅7均位于P阱2下方，且隔离氧化层3、底部厚氧5和发射极多晶硅7均位于硅衬底6内部。
[0031]本专利技术中，栅极多晶硅1经过沟槽并穿过P阱2伸入硅衬底6内部，且栅氧4底端穿过P阱2伸入硅衬底6内部。
[0032]本专利技术中，制作步骤如下：
[0033]1)在沟槽IGBT进行第一层多晶硅回刻后，再热氧化生长200埃薄氧化层；
[0034]2)待获得200埃薄氧化层之后，再沉积一层氧化用多晶硅厚度约2000埃，得到2次多晶硅；
[0035]3)随后进行热氧化工艺将2次多晶硅氧化变成二氧化硅，这样中间隔离用的二氧化硅形成完毕；
[0036]4)后续用湿法刻蚀将侧壁多余的二氧化硅刻蚀完全后长栅氧，沉积栅极多晶硅并回刻，即可完成对低电容分栅沟槽IGBT器件中间隔离氧化层的制作。
[0037]本专利技术中，多晶硅需要沉积三次。
[0038]本专利技术中，2次多晶硅需要完全被氧化成二氧化硅。
[0039]实施例2
[0040]参照图1
‑
2，一种低电容分栅沟槽IGBT器件中间隔离氧化层的制作，包括隔离氧化层3、P阱2和硅衬底6，所述P阱2设置于硅衬底6顶部，且P阱2顶部开设有沟槽，沟槽贯穿P阱2并穿过硅衬底6顶部，沟槽顶部四周竖直设置有栅氧4，所述栅氧4内部设置有栅极多晶硅1，沟槽底部设置有底部厚氧5，所述底部厚氧5内部设有发射极多晶硅7，且隔离氧化层本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种低电容分栅沟槽IGBT器件中间隔离氧化层的制作，包括隔离氧化层(3)、P阱(2)和硅衬底(6)，其特征在于，所述P阱(2)设置于硅衬底(6)顶部，且P阱(2)顶部开设有沟槽，沟槽贯穿P阱(2)并穿过硅衬底(6)顶部，沟槽顶部四周设置有栅氧(4)，所述栅氧(4)内部设置有栅极多晶硅(1)，沟槽底部设置有底部厚氧(5)，所述底部厚氧(5)内部设有发射极多晶硅(7)，且隔离氧化层(3)位于栅极多晶硅(1)和发射极多晶硅(7)之间。2.根据权利要求1所述的一种低电容分栅沟槽IGBT器件中间隔离氧化层的制作，其特征在于，所述隔离氧化层(3)采用薄氧加多晶硅氧化工艺组合得到。3.根据权利要求2所述的一种低电容分栅沟槽IGBT器件中间隔离氧化层的制作，其特征在于，所述隔离氧化层(3)、底部厚氧(5)和发射极多晶硅(7)均位于P阱(2)下方，且隔离氧化层(3)、底部厚氧(5)和发射极多晶硅(7)均位于硅衬底(6)内部。4.根据权利要求3所述的一种低电容分栅沟槽IGBT器件中间隔离氧化层的制作，其特征在于，所述栅极多晶硅(1)经过沟槽并...
【专利技术属性】
技术研发人员：夏华忠，黄传伟，李健，诸建周，吕文生，
申请(专利权)人：江苏东海半导体科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。