温补锁相晶体振荡器制造技术

本实用新型专利技术涉及晶体振荡器技术领域，具体涉及温补锁相晶体振荡器，包括温度补偿晶振、锁相模块、高频压控晶振，温度补偿晶振输出稳定的基准频率至锁相模块，所述锁相模块对锁相模块和高频压控晶振的频率进行相位比较，输出压控电压至高频压控晶振，所述压控电压控制高频压控晶振的输出频率跟随温度补偿晶振的频率稳定度，高频压控晶振输出低相噪高频率时钟，所述锁相模块包括FPGA和无源二阶滤波器，所述温度补偿晶振和高频压控晶振输入的基准频率被FPGA分别进行分频，分频后的信号通过逻辑门进行鉴相，然后滤波后输出至高频压控晶振；本实用新型专利技术可以提供高频，高温稳指标，低相噪输出时钟。模块构成简洁，成本低，后期演进升级方便。级方便。级方便。

【技术实现步骤摘要】
温补锁相晶体振荡器


[0001]本技术涉及晶体振荡器
，具体涉及温补锁相晶体振荡器。

技术介绍

[0002]有一些电子设备需要频率高度稳定的交流信号，而LC振荡器稳定性较差，频率容易漂移。在振荡器中采用石英晶体，可以产生高度稳定的信号，这种采用石英晶体的振荡器称为晶体振荡器。由于通讯及导航领域技术发展，对设备工作时钟一方面有频率稳定度需求，另一方面对时钟相位噪声有高要求，尤其对于100M之类高频率时钟。如果直接采用高频时钟晶体进行震荡得到高相位噪声，再直接进行温度补偿或，对震荡电路及温度补偿器件要求高，实现技术难度大，成本高。
[0003]当前要求高频低相噪且温稳要求高的晶振，一般采用高频恒温晶振，通过恒温保障输出频率稳定度。恒温晶振功耗较大，且使用SC 切晶体，价格高。
[0004]基于此，本技术设计了温补锁相晶体振荡器，以解决上述问题。

技术实现思路

[0005]本技术的目的在于提供温补锁相晶体振荡器，以解决上述
技术介绍
中提出的问题。
[0006]为实现上述目的，本技术提供如下技术方案：温补锁相晶体振荡器，包括温度补偿晶振、锁相模块、高频压控晶振，温度补偿晶振输出稳定的基准频率至锁相模块，温度补偿晶振和高频压控晶振的频率通过所述锁相模块进行相位比较，输出压控电压至高频压控晶振，所述压控电压控制高频压控晶振的输出频率跟随温度补偿晶振的频率稳定度，所述高频压控晶振输出频率至锁相模块，高频压控晶振输出低相噪高频率时钟，所述锁相模块包括FPGA和无源二阶滤波器，所述FPGA上设有逻辑门，所述温度补偿晶振和高频压控晶振输入的基准频率被FPGA分别进行分频，分频后的信号通过逻辑门进行鉴相，然后通过无源二阶滤波器滤波后输出至高频压控晶振。
[0007]进一步的，逻辑门包括第一与门、第二与门、第三与门和第四与门，所述温度补偿晶振被分频后的信号输入至第一与门和第二与门，所述高频压控晶振被分频后的信号输入至第一与门和第三与门，所述第一与门的输出引脚与第二与门、第三与门的输入引脚相连接，所述第二与门、第三与门的输出引脚与无源二阶滤波器相连接。
[0008]进一步的，无源二阶滤波器包括电容C1、电容C2和电阻R1，所述电容C1接地，所述电容C2和电阻R1串联接地。
[0009]进一步的，FPGA对温度补偿晶振的分频比为1:1000。
[0010]进一步的，FPGA对高频压控晶振的分频比为1:10000。
[0011]与现有技术相比，本技术的有益效果是：本技术可以提供高频，高温稳指标，低相噪输出时钟。模块构成简洁，成本低，后期演进升级方便。
附图说明
[0012]为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0013]图1为本技术模块结构示意图；
[0014]图2为本技术锁相模块的结构示意图；
[0015]图3为本技术芯片结构示意图；
[0016]图4为本技术整体实测指标示意图(100MHz)。
[0017]附图中，各标号所代表的部件列表如下：
[0018]1、温度补偿晶振；2、锁相模块；201、FPGA；202、第一与门； 203、第二与门；204、第三与门；205、第四与门；206、无源二阶滤波器；3、高频压控晶振。
具体实施方式
[0019]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。
[0020]请参阅图1
‑
4，本技术提供一种技术方案：温补锁相晶体振荡器，包括温度补偿晶振1、锁相模块2、高频压控晶振3，所述温度补偿晶振1输出稳定的基准频率至锁相模块2，所述温度补偿晶振1可以采用成都恒晶公司5*7mm SMD
±
0.05ppm@
‑
40～85℃ 10MHz温补晶振作为基准时钟，高频压控晶振3可以采用成都恒晶科技有限公司5*7mm SMD压控
±
30ppm 0～3V；
‑
145dBc/Hz@1KHz； 100MHz压控振荡器，温度补偿晶振1和高频压控晶振3的频率通过所述锁相模块2进行相位比较，输出压控电压至高频压控晶振3，所述压控电压控制高频压控晶振3的输出频率跟随温度补偿晶振1的频率稳定度，所述高频压控晶振3输出频率至锁相模块2，高频压控晶振3输出低相噪高频率时钟，所述锁相模块2包括FPGA201和无源二阶滤波器206，所述FPGA201上设有逻辑门，所述温度补偿晶振1和高频压控晶振3输入的基准频率被FPGA201分别进行分频，分频后的信号通过逻辑门进行鉴相，然后通过无源二阶滤波器206滤波后输出至高频压控晶振3。
[0021]逻辑门包括第一与门202、第二与门203、第三与门204和第四与门205，所述温度补偿晶振1被分频后的信号输入至第一与门202 和第二与门203，所述高频压控晶振3被分频后的信号输入至第一与门202和第三与门204，所述第一与门202的输出引脚与第二与门 203、第三与门204的输入引脚相连接，所述第二与门203、第三与门204的输出引脚与无源二阶滤波器206相连接。
[0022]无源二阶滤波器(206)包括电容C1、电容C2和电阻R1，所述电容C1接地，所述电容C2和电阻R1串联接地。
[0023]FPGA(201)对温度补偿晶振(1)的分频比为1:1000。
[0024]FPGA(201)对高频压控晶振(3)的分频比为1:10000。
[0025]如图3所示，本技术包括电源、温度补偿晶振1(VCTCXO 源晶振)、高频压控晶
振3(VCXO)、用户接口和FPGA201，此处的高频压控晶振3(VCXO)选用100MHz；所述电源的1号引脚与 FPGA201的9号引脚电性连接，为FPGA201提供1.2V的电源，温度补偿晶振1(VCTCXO源晶振)的1号引脚与用户接口的1号引脚电性连接，温度补偿晶振1(VCTCXO源晶振)的3号引脚与 FPGA201的32号引脚电性连接，高频压控晶振3(VCXO)的1号引脚与FPGA201的30号引脚电性连接，高频压控晶振3(VCXO) 的3号引脚与FPGA201的31号引脚电性连接，用户接口的4号引脚、 5号引脚、6号引脚、7号引脚、10号引脚分别与FPGA201的32号引脚电性连接3号引脚、6号引脚、7号引脚、1号引脚、31号引脚电性连接。
[0026]本技术所提供的产品型号只是为本技术方案依据产品的结构特本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.温补锁相晶体振荡器，包括温度补偿晶振(1)、锁相模块(2)、高频压控晶振(3)，其特征在于：所述温度补偿晶振(1)输出稳定的基准频率至锁相模块(2)，所述温度补偿晶振(1)和高频压控晶振(3)的频率通过所述锁相模块(2)进行相位比较，输出压控电压至高频压控晶振(3)，所述压控电压控制高频压控晶振(3)的输出频率跟随温度补偿晶振(1)的频率稳定度，所述高频压控晶振(3)输出频率至锁相模块(2)，高频压控晶振(3)输出低相噪高频率时钟，所述锁相模块(2)包括FPGA(201)和无源二阶滤波器(206)，所述FPGA(201)上设有逻辑门，所述温度补偿晶振(1)和高频压控晶振(3)输入的基准频率被FPGA(201)分别进行分频，分频后的信号通过逻辑门进行鉴相，然后通过无源二阶滤波器(206)滤波后输出至高频压控晶振(3)。2.如权利要求1所述的温补锁相晶体振荡器，其特征在于：所述逻辑门包括第一与门(202)、第...

【专利技术属性】
技术研发人员：唐立，
申请(专利权)人：成都恒晶科技有限公司，
类型：新型
国别省市：