一种芯片批量测试方法和系统技术方案

本发明专利技术涉及一种芯片批量测试方法和系统，方法包括上位机向转接板发送芯片测试请求数据包，第一控制模块解析芯片测试请求数据包获得通道地址，并通过通道转接模块使能对应的通道，将芯片测试请求数据包发送至对应的待测母板；第二控制模块解析芯片测试请求数据包获得测试请求数据，并向相应的待测芯片依次发送测试请求数据；待测芯片执行测试请求数据进行芯片测试；第二控制模块采集待测芯片的测试结果，并通过通道转接模块将测试结果上传至第一控制模块；第一控制模块采集多个通道转接模块上传的测试结果，并将测试结果发送至上位机。本发明专利技术能够实现芯片的批量测试，有效提升芯片测试的效率。测试的效率。测试的效率。

【技术实现步骤摘要】
一种芯片批量测试方法和系统


[0001]本专利技术涉及芯片测试
，具体涉及一种芯片批量测试方法和系统。

技术介绍

[0002]随着科技的快速发展，越来越多的电路与电气元件趋向集成化、芯片化。伴随着芯片的大批量生产，在芯片正式销售、应用之前，需要对芯片的特性、功能等进行详细的测试，保证芯片功能、特性和应用的准确性，现有的芯片检测项主要是围绕芯片外部材质是否受损以及芯片的通电性能进行检测，例如对芯片的引脚导通情况等进行检测等，如专利文献CN106269545A公开的一种集成电路芯片编带不良品自动剔除装置能够实现对生产工艺造成的不良芯片或受损芯片进行批量剔除，另如CN110045268A公开的一种芯片检测系统在对芯片引脚进行电平检测的同时可以对芯片的控制逻辑进行检测，但上述芯片检测系统，只适用于内部电路简单的集成芯片不能用于功能复杂芯片检测，也不能适用于批量芯片检测。
[0003]随着芯片的功能日渐复杂，实现大批量的芯片功能性检测显得尤为重要。

技术实现思路

[0004]本专利技术为解决芯片批量检测时检测效率低的问题提供了一种芯片批量测试方法和系统，设置有第一控制模块、第二控制模块和通道转接模块，待上位机传输测试命令后，由第一控制单元解析获得通道地址使通道转接模块配合第二控制模块将多个待测芯片的通信分开，多个所述待测芯片与上位机间的通信相互独立、互不干扰，使得同一批次间的待测芯片可以执行不同的测试指令，有效防止检测数据出现串线问题，从而满足芯片大批量的智能检测需要。
[0005]为了实现上述目的，本专利技术的技术方案是：一方面，本专利技术提供一种芯片批量测试方法，所述方法包括：步骤1：上位机向转接板发送芯片测试请求数据包，所述芯片测试请求数据包包括通道地址和测试请求数据；步骤2：所述转接板通过第一控制模块解析所述芯片测试请求数据包获得通道地址，并通过通道转接模块使能对应的通道，将芯片测试请求数据包发送至对应的待测母板；步骤3:所述待测母板通过第二控制模块解析芯片测试请求数据包获得测试请求数据，并向相应的待测芯片依次发送测试请求数据；步骤4:所述待测芯片执行测试请求数据进行芯片测试；步骤5:待测芯片通过第二控制模块将测试结果返回至转接板；步骤6：转接板通过通道转接模块接收待测芯片的测试结果，并通过第一控制模块返回至上位机。
[0006]进一步地，所述方法还包括启动阶段：所述上位机向所述转接板发送启动测试请求数据包；
所述第一控制模块解析所述启动测试请求数据包获得通道地址，并通过所述通道转接模块使能对应的通道，将启动测试请求数据包发送至对应的待测母板；所述第二控制模块解析启动测试请求数据包，并返回启动结果至通道转接模块，通道转接模块经第一控制模块返回至所述上位机。
[0007]进一步地，所述方法还包括状态查询阶段：所述上位机向所述转接板发送母板状态查询请求数据包；所述第一控制模块解析所述母板状态查询请求数据包获得通道地址，并通过所述通道转接模块使能对应的通道，将母板状态查询请求数据包发送至对应的待测母板；所述第二控制模块解析母板状态查询请求数据包，获得母板状态查询请求数据，第二控制模块执行母板状态查询请求数据，返回母板状态至所述转接板；转接板通过通道转接模块接收母板状态，并通过第一控制模块返回至上位机，上位机获取和更新母板状态。
[0008]进一步地，所述芯片测试包括芯片检测阶段、芯片代码区测试阶段、芯片擦写测试阶段、芯片全盘读测试阶段和芯片算法测试阶段；所述芯片检测阶段包括：所述第二控制模块使能待测芯片、获取和保存待测芯片的ID号和COS版本号信息；所述芯片代码区测试阶段、芯片擦写测试阶段、芯片全盘读测试阶段和芯片算法测试阶段均包括：第二控制模块使能待测芯片，待测芯片执行启动相应测试流程后返回相应测试启动结果；第二控制模块使能待测芯片，待测芯片执行相应测试流程后返回相应测试结果。
[0009]进一步地，所述芯片代码区测试阶段具体包括：将待测芯片的代码区未使用段进行全1填充，并对代码段进行摘要运算得到摘要值；待测芯片上电后对代码段进行第二次摘要运算得到摘要值，判断两次摘要运算所得摘要值是否一致；若摘要值一致，表明代码段测试通过；若摘要值不一致，则表明代码段有异常扇区；所述芯片擦写测试阶段具体包括待测芯片执行全0全1测试、待测芯片执行正反棋盘格测试和待测芯片执行正反对角线测试；所述待测芯片执行全0全1测试包括：分别在待测芯片存储器单元写入0和1，并做读出校验，判断是否正确写入，若出现错误，待测芯片返回错误地址；所述待测芯片执行正反棋盘格测试包括：将待测芯片存储器单元写入不同的值，使得相邻存储单元的数据保证为互补，形成正棋盘格和反棋盘格图形，判断写入的正反棋盘格图形是否正确，若出现错误，待测芯片返回错误地址；所述待测芯片执行正反对角线测试包括：分别在待测芯片主对角线上的存储单元写入特定值，其他存储单元写入相反的
值，判断写入的所述正、反对角线图形是否正确，若出现错误，待测芯片返回错误地址；所述第二控制模块从所述错误地址读取具体错误数据，并返回转接板；所述芯片全盘读测试阶段具体包括：待测芯片执行一次存储单元全盘读操作，计算并设置全盘读摘要值；当待测芯片执行全盘读测试数据时再次进行摘要运算，判断两次待测芯片计算所得摘要值是否一致；若两次所述摘要值一致，则表明全盘读测试通过；若两次所述摘要值不一致，则表明芯片的eflash异常；所述芯片算法测试阶段具体包括：待测芯片循环执行算法测试数据，判断待测芯片的逻辑功能及性能是否正常。
[0010]另一方面，本专利技术实施例提供一种芯片批量测试系统，包括上位机、转接板和多个待测母板，所述转接板设置有第一控制模块和多个通道转接模块，每个所述待测母板均设置有第二控制模块和多个待测芯片，所述上位机通过第一控制模块及多个通道转接模块经第二控制模块依次连接多个待测芯片；所述上位机用于向转接板发送芯片测试请求数据包，所述芯片测试请求数据包包括通道地址和测试请求数据；所述转接板用于通过第一控制模块解析所述芯片测试请求数据包获得通道地址，并通过通道转接模块使能对应的通道，将芯片测试请求数据包发送至对应的待测母板，转接板还用于通过通道转接模块接收待测芯片的测试结果，并通过第一控制模块返回至上位机；所述待测母板用于通过第二控制模块解析芯片测试请求数据包获得测试请求数据，并向相应的待测芯片依次发送测试请求数据；待测母板还用于通过第二控制模块将待测芯片的测试结果返回至所述转接板。
[0011]进一步地，所述系统还包括启动模块，所述启动模块用于通过上位机向所述转接板发送启动测试请求数据包，使所述第一控制模块解析所述启动测试请求数据包获得通道地址，并通过所述通道转接模块使能对应的通道，将启动测试请求数据包发送至对应的待测母板，令所述第二控制模块解析启动测试请求数据包，并返回启动结果至通道转接模块，通道转接模块经第一控制模块返回至所述上位机。
[0012]进一步地，所述系统还包括状态查询模块，所述状态查询模块用于通过上位机向所述转接板发送母板状态查询请求数据包，通过所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片批量测试方法，其特征在于，所述方法包括：步骤1：上位机向转接板发送芯片测试请求数据包，所述芯片测试请求数据包包括通道地址和测试请求数据；步骤2：所述转接板通过第一控制模块解析所述芯片测试请求数据包获得通道地址，并通过通道转接模块使能对应的通道，将芯片测试请求数据包发送至对应的待测母板；步骤3:所述待测母板通过第二控制模块解析芯片测试请求数据包获得测试请求数据，并向相应的待测芯片依次发送测试请求数据；步骤4:所述待测芯片执行测试请求数据进行芯片测试；步骤5:待测芯片通过第二控制模块将测试结果返回至转接板；步骤6：转接板通过通道转接模块接收待测芯片的测试结果，并通过第一控制模块返回至上位机。2.根据权利要求1所述的芯片批量测试方法，其特征在于，所述方法还包括启动阶段：所述上位机向所述转接板发送启动测试请求数据包；所述第一控制模块解析所述启动测试请求数据包获得通道地址，并通过所述通道转接模块使能对应的通道，将启动测试请求数据包发送至对应的待测母板；所述第二控制模块解析启动测试请求数据包，并返回启动结果至通道转接模块，通道转接模块经第一控制模块返回至所述上位机。3.根据权利要求1所述的芯片批量测试方法，其特征在于，所述方法还包括状态查询阶段：所述上位机向所述转接板发送母板状态查询请求数据包；所述第一控制模块解析所述母板状态查询请求数据包获得通道地址，并通过所述通道转接模块使能对应的通道，将母板状态查询请求数据包发送至对应的待测母板；所述第二控制模块解析母板状态查询请求数据包，获得母板状态查询请求数据，第二控制模块执行母板状态查询请求数据，返回母板状态至所述转接板；转接板通过通道转接模块接收母板状态，并通过第一控制模块返回至上位机，上位机获取和更新母板状态。4.根据权利要求1所述的芯片批量测试方法，其特征在于，所述芯片测试包括芯片检测阶段、芯片代码区测试阶段、芯片擦写测试阶段、芯片全盘读测试阶段和芯片算法测试阶段；所述芯片检测阶段包括：所述第二控制模块使能待测芯片、获取和保存待测芯片的ID号和COS版本号信息；所述芯片代码区测试阶段、芯片擦写测试阶段、芯片全盘读测试阶段和芯片算法测试阶段均包括：第二控制模块使能待测芯片，待测芯片执行启动相应测试流程后返回相应测试启动结果；第二控制模块使能待测芯片，待测芯片执行相应测试流程后返回相应测试结果。5.根据权利要求4所述的芯片批量测试方法，其特征在于，所述芯片代码区测试阶段具体包括：将待测芯片的代码区未使用段进行全1填充，并对代码段进行摘要运算得到摘要值；
待测芯片上电后对代码段进行第二次摘要运算得到摘要值，判断两次摘要运算所得摘要值是否一致；若摘要值一致，表明代码段测试通过；若摘要值不一致，则表明代码段有异常扇区；所述芯片擦写测试阶段具体包括待测芯片执行全0全1测试、待测芯片执行正反棋盘格测试和待测芯片执行正反对角线测试；所述待测芯片执行全0全1测试包括：分别在待测芯片存储器单元写入0和1，并做读出校验，判断是否正确写入，若出现错误，待测芯片返回错误地址；所述待测芯片执行正反棋盘格测试包括：将待测芯片存储器单元写入不同的值，使得相邻存储单元的数据保证为互补，形成正棋盘格和反棋盘格图形，判断写入的正反棋盘格图形是否正确，若出现错误，待测芯片返回错误地址；所述待测芯片执行正反对角线测试包括：分别在待测芯片主对角线上的存储单元写入特定值，其他存储单元写入相反的值，判断写入的所述正、反对角线图形是否正确，若出现错误，待测芯片返回错误地址；所述第二控制模块从所述错误地址读取具体错误数据，并返回转接板；所述芯片全盘读测试阶段具体包括：待测芯片执行一次存储单元全盘读操作，计算并设置全盘读摘要值；当待测芯片执行全盘读测试数据时再次进行摘要运算，判断两次待测芯片计算所得摘要值是否一致；若两次所述摘要值一致，则表明全盘读测试通过；若两次所述摘要值不一致，则表明芯片的eflash异常；所述芯片算法测试阶段具体包括：待测芯片循环执行算法测试数据，判断待测芯片的逻辑功能及性能是否正常。6.一种芯片批量测试系统，其特征在于，包括上位机、转接板和多个待测母板，所述转接板设置有第...

【专利技术属性】
技术研发人员：彭金辉，王阳阳，马征宇，秦伟，王凯霖，刘武忠，
申请(专利权)人：郑州信大捷安信息技术股份有限公司，
类型：发明
国别省市：