具有分级沟道的功率器件制造技术

本发明专利技术题为“具有分级沟道的功率器件”。本发明专利技术公开了一种功率器件，该功率器件包括碳化硅衬底。栅极设置在该碳化硅衬底的第一侧上。分级沟道包括具有第一掺杂物浓度的第一区域和具有第二掺杂物浓度的第二区域，该第二掺杂物浓度大于该第一掺杂物浓度。

【技术实现步骤摘要】
具有分级沟道的功率器件
本公开涉及碳化硅(SiC)功率半导体器件。
技术介绍
功率半导体器件用于许多不同的行业。这些行业中的一些行业，诸如电信、计算和收费系统，正在迅速地发展。与硅(Si)功率器件相比，碳化硅(SiC)功率器件(例如，MOSFET)具有较低的导通电阻、较高的击穿电场、较高的开关速度和较高的操作温度。这些特性使SiC功率器件成为更好的候选器件，因为功率器件的尺寸变得更小。然而，随着SiC器件的尺寸缩小，诸如阈值电压、导通电阻、穿通等物理特性受到几何轮廓的强烈影响。例如，SiO2/SiC处的栅极表面轮廓和高界面状态密度可导致低沟道迁移率和阈值电压不稳定性。
技术实现思路
在一个实施方案中，功率半导体器件包括：碳化硅衬底；栅极，该栅极设置在该碳化硅衬底的第一侧上；以及分级沟道，该分级沟道包括具有第一掺杂物浓度的第一区域和具有第二掺杂物浓度的第二区域。该第二掺杂物浓度大于该第一掺杂物浓度。在另一个实施方案中，该功率器件还包括：漂移层，该漂移层设置在该碳化硅衬底之上；逆行阱；以及囊区，该囊区设置在该逆行阱内。在一个实施方案中，该分级沟道的第一区域包括该逆行阱的轻掺杂区域，并且该分级沟道的第二区域包括该囊区。在一个实施方案中，该漂移层具有n型导电性，并且该逆行阱具有p型导电性。该囊区具有p型导电性。在一个实施方案中，该功率器件为MOSFET，并且当从顶部观察时该囊区具有晕轮的形状。在一个实施方案中，该第二掺杂物浓度是该第一掺杂物浓度的至少5倍。在一个实施方案中，该第二掺杂物浓度是该第一掺杂物浓度的至少10倍。在一个实施方案中，该功率器件还包括：源极区域，该源极区域设置在该碳化硅衬底的该第一侧上；漂移层，该漂移层设置在该碳化硅衬底之上并具有六边形晶体结构；逆行阱；囊区，该囊区设置在该逆行阱内；以及漏极电极，该漏极电极设置在该碳化硅衬底的第二侧上。在一个实施方案中，该源极区域具有n型导电性，并且该逆行阱具有p型导电性。在一个实施方案中，公开了用于形成功率半导体器件的方法。该方法包括：提供第一导电性的碳化硅层；形成第二导电性的逆向阱，该逆向阱具有靠近该碳化硅层的表面的轻掺杂区域和设置在该轻掺杂区域下方的重掺杂区域；在该逆行阱内形成该第二导电性的囊区，该囊区为重掺杂区域；以及在该碳化硅层的该表面之上形成栅极。在一个实施方案中，该逆行阱的该囊区和该轻掺杂区域限定该功率半导体器件的分级沟道。在一个实施方案中，该方法还包括在该碳化硅层之上沉积第一材料层；以及图案化该第一材料层以获得第一间隔物。通过使用该第一间隔物作为注入掩模将该第二导电性的第一掺杂物注入该逆行阱中来形成该囊区。在一个实施方案中，该第一间隔物防止该第一掺杂物被注入到该逆行阱的该轻掺杂区域的一部分中，并且该第一掺杂物在没有注入倾斜角的情况下被注入到该逆行阱中。在一个实施方案中，该方法还包括在该碳化硅层之上沉积硬掩模层；以及图案化该硬掩模层。该第一材料层沉积在该图案化硬掩模层之上，并且该第一间隔物设置在该图案化硬掩模层的侧壁上。附图说明图1例示了根据一个实施方案的功率半导体器件。图2至图8例示了根据一个实施方案的用于制造具有分级沟道的功率半导体器件的方法。具体实施方式本专利申请的实施方案涉及碳化硅功率半导体器件。该功率器件可以是MOSFET、IGBT等。为了便于说明，该功率器件在本文中可被描述为MOSFET。在一个实施方案中，该功率半导体器件具有沟道，该沟道具有分级的(graded)掺杂分布。该功率器件可以是具有逆行(retrograde)P阱的SiCMOSFET，例如4H-SiCMOSFET。邻近源极区域形成局部重掺杂囊区。该分级沟道具有轻掺杂区域和重掺杂区域。该分级沟道改善了阈值电压控制并防止穿通效应。该分级沟道还使得沟道长度能够减小，而不会实现显著不利的短沟道效应。通过在不施加倾斜角的情况下注入掺杂物，在该P阱中形成该重掺杂囊区。在一个具体实施中，间隔物用作注入掩模，使得可使用自对准注入步骤来形成该重掺杂囊区。下面结合附图提供实施方案的具体实施方式。本公开的范围仅由权利要求限制并涵盖许多替代、修改和等同物。尽管以给定顺序呈现各种过程的步骤，但是实施方案不必限于所列顺序。在一些实施方案中，某些操作可以除所描述的顺序之外的顺序同时执行，或根本不执行。在以下描述中阐述了许多具体细节。提供这些细节是为了通过特定示例促进对本公开的范围的透彻理解，并且可以在不具有这些特定细节中的一些特定细节的情况下根据权利要求来实践实施方案。因此，本公开的特定实施方案是说明性的，而不旨在是排他性的或限制性的。出于清楚目的，没有详细地描述与本公开相关的
中已知的技术材料，使得不会不必要地模糊本公开。图1例示了根据一个实施方案的功率半导体器件100。该功率器件100可以是在具有六边形晶体结构的SiC衬底上形成的SiCMOSFET，例如4H-SiC。功率器件100包括具有n型导电性类型的重掺杂SiC衬底102和已在衬底102上外延地生长的具有n型导电性类型的轻掺杂SiC层104。栅极106设置在n层104(或漂移层)的上表面之上。换句话讲，栅极106设置在功率器件100的前侧上。在一个实施方案中，栅极106包括多晶硅。栅极绝缘层108设置在栅极106与n层104之间。在一个具体实施中，栅极绝缘层108是热生长氧化硅，但在其他具体实施中可以是其他介电材料，诸如氮化硅。栅极间隔物110形成在栅极106之上以保护栅极。P阱112设置在n层104的上部中并与栅极106重叠以限定沟道区域。在一个实施方案中，该P阱为具有逆行掺杂分布的逆行阱，其中靠近该n层104的上表面的区域112a为轻掺杂的，并且该P阱内更深的区域112b为重掺杂的。如本文所用，该n层104的上表面可称为该n层104(或功率器件100)的表面。在功率器件100的位于该P阱112中的表面上形成n型导电性的源极区域114。该源极区域114与栅极106重叠，使得它们可以电耦合。p型导电性的囊区(pocket)116形成在与源极区域114相邻的P阱112内。在一个实施方案中，囊区116至少从功率器件100的表面竖直地延伸到P阱的重掺杂区域112b。在一个实施方案中，当从顶部观察时，囊区116可具有晕轮(halo)的形状。囊区(P囊区)116是重掺杂的并用作功率器件100的分级沟道的一部分。在一个实施方案中，P囊区116是使用不利用倾斜角的注入方法形成的，这简化了注入过程，如随后将解释的。功率器件100的沟道区域118从源极区域114延伸到n层104(或延伸到P阱112的边缘)。沟道区域118是包括P阱的轻掺杂区域112a和重掺杂P囊区116的分级沟道。重掺杂P囊区116的掺杂物浓度可为轻掺杂区域112a的掺杂物浓度的5至20倍。在一个实施方案中，该重掺杂P囊区116的掺杂物浓度可为轻掺杂区域112a的掺杂物浓度的约10倍。本文档来自技高网...

【技术保护点】
1.一种功率半导体器件，包括：/n碳化硅衬底；/n栅极，所述栅极设置在所述碳化硅衬底的第一侧上；和/n分级沟道，所述分级沟道包括具有第一掺杂物浓度的第一区域和具有第二掺杂物浓度的第二区域，所述第二掺杂物浓度大于所述第一掺杂物浓度。/n

【技术特征摘要】
20191106 US 16/675,8131.一种功率半导体器件，包括：
碳化硅衬底；
栅极，所述栅极设置在所述碳化硅衬底的第一侧上；和
分级沟道，所述分级沟道包括具有第一掺杂物浓度的第一区域和具有第二掺杂物浓度的第二区域，所述第二掺杂物浓度大于所述第一掺杂物浓度。


2.根据权利要求1所述的功率器件，还包括：
漂移层，所述漂移层设置在所述碳化硅衬底之上；
逆行阱；和
囊区，所述囊区设置在所述逆行阱内。


3.根据权利要求2所述的功率器件，其中所述分级沟道的所述第一区域包括所述逆行阱的轻掺杂区域，并且所述分级沟道的所述第二区域包括所述囊区。


4.根据权利要求2所述的功率器件，其中所述漂移层具有n型导电性，并且所述逆行阱具有p型导电性。


5.根据权利要求2所述的功率器件，其中所述所述囊区具有p型导电性。


6.根据权利要求5所述的功率器件，其中所述功率器件为MOSFET，并且当从顶部观察时所述囊区具有晕轮的形状。


7.根据权利要求...

【专利技术属性】
技术研发人员：曹圭宪，李峯龙，朴庆锡，崔杜溱，T·内耶尔，J·J·维克托，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国;US