主机访问接口及其实现方法技术

本发明专利技术公开了一种主机访问接口及其实现方法。其中，该主机访问接口，包括判断模块、信号转换模块以及先进总线主控模块，其中：信号转换模块，用于根据所述先进总线主控模块接口时序规范，产生需要的接口信号，实现数据寄存器的接口信号与先进总线主控模块接口信号之间的转换；先进总线主控模块，用于驱动先进总线读写数据，并实现先进总线主控模块接口信号与先进总线信号之间的转换。本发明专利技术的主机访问接口能够为先进总线提供访问接口，方便集成在片上系统的体系结构，能够灵活配置接口的数据位宽，能够提供地址自减访问模式。

【技术实现步骤摘要】

本专利技术涉及一种芯片配置接口及其实现方法，特别涉及一种能够灵活配置位宽、在支持地址自增数据读写模式的同时支持地址自减模式、并且能够提供标准先进总线接口的芯片配置接口——主机访问接口(Host AccessInterface，HAI)及其实现方法。
技术介绍
目前，芯片市场应用范围广泛的是德州仪器(TI)公司在高性能数字信号处理器(DSP)上配置的主机接口(Host Port Interface，HPI)。该主机接口是一种标准接口部件，用于数字信号处理器与其他总线或CPU进行通信。根据数据总线位数的不同，主机接口可以分为8位(HPI-8)、16位(HPI-16)或32位(HPI-32)等三类。图1为现有的主机接口的结构示意图。如图1所示，主机接口1′包括判断模块11′。判断模块11′包括数据寄存器(Host Data Register，HPID)111′、地址寄存器(Host Address Register，HPIA)112′、控制寄存器(HPIControl，HPIC)113′以及控制逻辑(Control Logic)114′。其中，数据寄存器111′存放的是主机向该数字信号处理器的存储空间写入的数据，或者主机从该数字信号处理器的存储空间读取的数据；地址寄存器112′存放的是主机访问该数字信号处理器的存储空间的地址，该地址寄存器包含下一次数据访问的地址；控制寄存器113′存放的是主机配置的控制参数；控制逻辑114′，用于主机接口在其控制下，通过上述三个寄存器完成主机与数字信号处理器之间的通信。并且，判断模块11′可以通过例如CBA(Common BusArchitecture)总线等与数字信号处理器中其他单元(例如CPU核、DMALogic、或者Internal memory等)进行通信。主机首先初始化控制寄存器和地址寄存器，然后从数据寄存器读取或写入数据，以完成对主机接口的访问。主机接口的数据传输模式有以下4种不带地址自增的读操作；带地址自增的读操作；不带地址自增的写操作；带地址自增的写操作。这些模式由主机控制信号(HCNTL)控制，表1中描述了该主机控制信号控制下的4种数据传输模式。其中，当主机控制信号HCNTL为01时，主机接口的数据传输模式为带地址自增模式，首先主机初始化主机接口地址寄存器，然后使用地址自增模式访问连续的数据存储区，从而实现高速的数据吞吐量。其地址自增功能使主机可以方便地访问一个线性存储区域，而无须反复向地址寄存器写入需要的地址。表1在HCNTL信号控制下的数据传输模式 数字信号处理器和主机通过向对方发送中断信号，来通知对方数据已经准备好，通过检测对方设置的状态，来判断对方是否准备好接收数据。通过主机接口，主机可以直接访问该数字信号处理器的存储空间。但是，现有的主机接口存在以下不足1.只能提供固定的数据位宽(8位/16位/32位)，无法根据实际需要，灵活配置接口的数据位宽。2.只支持地址自增模式，不支持地址自减模式，寻址方式不够灵活。3.目前先进微控制总线结构(Advanced Microcontroller Bus Architecture，AMBA)中的先进总线(Advanced High-performance Bus，AHB)已经成为片上系统(System On Chip，SOC)的主流总线，但是现有的主机接口不提供先进总线接口。
技术实现思路
本专利技术的目的在于，提供一种主机访问接口。本专利技术的另一目的在于，提供一种主机访问接口的实现方法。本专利技术的主机访问接口，包括判断模块、信号转换模块以及先进总线主控模块，其中所述判断模块，一端与主机相连，另一端与所述信号转换模块相连，用于采样主机输入信号并驱动主机输出信号；所述信号转换模块，一端与所述判断模块相连，另一端与所述先进总线主控模块相连，用于根据所述先进总线主控模块接口时序规范，产生需要的接口信号，实现所述判断模块的接口信号与先进总线主控模块接口信号之间的转换；所述先进总线主控模块，一端与所述信号转换模块相连，另一端与先进总线相连，用于驱动先进总线读写数据，并实现先进总线主控模块接口信号与先进总线信号之间的转换。所述判断模块，包括控制寄存器、地址寄存器、数据寄存器以及控制逻辑。所述控制寄存器设有数据位宽配置位，用于通过对所述数据位宽配置位进行设置，以供主机按照设置的数据位宽读写数据。所述控制寄存器包括地址自增/自减模式位，用于通过对所述地址自增/自减模式位进行设置，以供主机按照设置的数据访问模式读写数据。所述先进总线主控模块接口信号可以为标准先进总线主控模块IP接口信号。本专利技术的主机访问接口的实现方法，包括以下步骤步骤A)主机初始化主机访问接口判断模块中的控制寄存器和地址寄存器；步骤B)主机依照主机访问接口的信号描述以及控制寄存器的位描述选择控制寄存器的配置参数，并将配置参数置于判断模块中的数据总线上；步骤C)控制逻辑从所述数据总线上获取所述配置参数，并依照所述配置参数配置控制寄存器；步骤D)所述判断模块与先进总线进行通信。所述配置参数可以包括数据位宽配置参数和地址自增/自减模式参数。其中，所述步骤D)可以包括下列步骤步骤D1)判断模块与先进总线主控模块通过信号转换模块进行信号转换； 步骤D2)先进总线主控模块与先进总线进行信号转换，并驱动先进总线读/写数据。所述步骤D)还可以包括下列步骤当所述判断模块中的数据寄存器中的读先进先出单元为空且先进总线允许读时，需要发起先进总线突发模式读操作；当所述数据寄存器的读先进先出单元为非空时，主机可以直接从所述读先进先出单元读取其余留的数据，不需要发起先进总线读操作。其中，所述步骤D)，可以包括以下步骤当主机选择以地址自增模式进行数据读写时，主机从数据寄存器读写数据，并在当前数据读写完毕之后，控制逻辑控制地址寄存器加1；当主机选择以地址自减模式进行数据读写时，主机从数据寄存器读写数据，并在当前数据读写完毕之后，控制逻辑控制地址寄存器减1。所述主机访问接口的实现方法，可以包括下列步骤在所述数据寄存器进行读操作过程时，每当其第1次读操作时，先进总线主控模块驱动1次先进总线突发模式为INCR4的总线读操作，从指定的目标地址，依次取出地址连贯的4个数据，缓存至所述数据寄存器。所述主机访问接口的实现方法，包括下列步骤在所述数据寄存器进行读操作过程时，每当其进行第2次、第3次、第4次读操作时，不需要发起先进总线读操作，主机直接从所述数据寄存器中读取数据。所述主机访问接口的实现方法，可以包括下列步骤当所述数据寄存器以地址自减模式或单个地址模式进行读操作时，由先进总线主控模块发起1次先进总线突发模式为单一模式的总线读操作。本专利技术的有益效果是依照本专利技术的，通过增加信号转换模块以及先进总线主控模块，为先进总线提供访问接口，方便集成在片上系统的体系结构；能够根据实际需要，通过主机访问接口控制寄存器配置参数，灵活配置接口的数据位宽，并通过半字指示位管脚和字节指示位管脚共同控制来实现8/16/32位的数据读写；能够在提供地址自增访问模式的同时提供地址自减访问模式，扩展寻址方式提高访问效率。附图说明图1为现有的一种主机接口的结构示意图；图2为本专利技术的主机访问接口的结构示意图；图3为主机访本文档来自技高网...

【技术保护点】
一种主机访问接口，其特征在于，包括判断模块、信号转换模块以及先进总线主控模块，其中：所述判断模块，一端与主机相连，另一端与所述信号转换模块相连，用于采样主机输入信号并驱动主机输出信号；所述信号转换模块，一端与所述判断模块相连 ，另一端与所述先进总线主控模块相连，用于根据所述先进总线主控模块接口时序规范，产生需要的接口信号，实现所述判断模块的接口信号与先进总线主控模块接口信号之间的转换；所述先进总线主控模块，一端与所述信号转换模块相连，另一端与先进总线相连 ，用于驱动先进总线读写数据，并实现先进总线主控模块接口信号与先进总线信号之间的转换。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈东斌，吴奇祥，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]