测试具有异步微控制器的集成电路的仿真和调试接口制造技术

一种具有嵌入式异步微控制器的目标设备集成电路装备有标准ＪＴＡＧ－ＴＡＰ接口。在ＩＣ板上，ＴＡＰ端口控制器和仿真接口能够截取并替换从代码存储器所取出的每条指令。外部仿真ＰＣ能够通过命令嵌入式异步微控制器读取板载数据和代码存储器并把它们写入到ＪＴＡＧ－ＴＡＰ接口来检查板载数据和代码存储器。由外部仿真ＰＣ为调试和测试提供单步和断点寄存器。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及计算机程序仿真和调试，并且尤其涉及用于与嵌入式异步微控制器数字对接的电路和方法，所述嵌入式异步微控制器具有标准的联合测试行动小组(Joint Test Action Group JTAG)测试访问端口(test access ports TAP)。在一些设备中嵌有处理器的计算电路设计摆出难于测试、仿真以及调试的问题。这种嵌入式系统典型情况下没有用于与编程者、汇编器或可写程序存储器相对接的设施。因此测试和开发工程师通常不能直接访问所设计的目标系统。引入电路内仿真(In-circuit emulation ICE)来解决此难题。主机程序开发系统在脐带电缆(umbilical cable)末端装备有特殊的处理器。为此，个人计算机(PC)可以装备有适配器插座(pod)。然后把这种电缆插入目标嵌入式系统的处理器插槽中。然后ICE开发系统的输入/输出(I/O)、存储器、汇编器、编译器和图形用户接口都可以由工程师来使用，使得可以在实际目标硬件中测试程序。目标系统中的所有I/O、程序存储器、数据存储器、CPU寄存器和外围设备都可由主机开发系统访问并修改。因此ICE的重要资源是目标访问，特别是检查并改变寄存器和存储器内容的能力。断点允许当出现确定事件时使程序执行停止，并且是另一重要的调试资源。能够在所定义的位置和情况下停止程序执行能够完全分析程序怎样进行、进行到哪以及它怎样影响目标系统。仿真器还可以使用断点来实现单步操作，其使工程师能够一次一条指令地执行目标程序。ICE开发系统及其支持设备和软件是昂贵的。它们还高度专门化到在每个目标嵌入式系统中所使用的特定处理器，并且必须为每种类型，购买适配器和特殊软件。另外，需要专用的芯片级逻辑来对接到外部仿真器。通常它，是由仿真器公司或嵌入式微处理器的供应商所提供的IP。这种额外费用增加到IC开发费用预算中。可以使用仿真器来控制并测试计算机电路板、它们的处理器、存储器或总线接口。一旦受到控制，那么仿真器就加载并运行诊断测试以便调试目标硬件和软件。密集装配的板上的测试接入对处理器仿真器来说并不是问题，不过真正的处理器必须配有插槽以便允许替换。在板开发中广泛地使用仿真器，但是现在提高的处理器速度使它们是不切实际的。 ROM存储器仿真器插入插槽中以便代替引导ROM，并且插入用于处理器正常引导代码的诊断程序代码。这种插槽接口是双向的，使得被测部件(unit-under-test UUT)可以与测试器通信。但是为了引导ROM区，ROM仿真器不能诊断处理器。如果ROM是被焊接的，那么需要修改产品设计电路。总线仿真器可以被连接到总线槽或边缘连接器，这样就能够经由读取/写入总线周期来测试接入UUT的各个电路和功能了。对于测试诸如VME和PCI之类的插入式总线卡，它们是很有用的。总线仿真器可以被连接到总线槽或边缘连接器，这样就能够经由读取/写入总线周期来测试接入UUT的各个电路和功能了。对于测试诸如VME和PCI之类的插入式的总线卡，它们是很有用的。联合测试行动小组(JTAG)接口最初被设计成用于克服在小型化组件上的测试接入问题。所定义的串行接口被称为测试接入端口(TAP)。它使用五个数据和时间引脚来访问内置于每个组件的I/O引脚中的菊花链式(daisy-chained)的移位寄存器。这样就能够为寻找错误而对一连串适应JTAG的组件进行“边界扫描”。JTAG协议已经被微处理器和数字信号处理器(DSP)制造商扩展，以便为硬件和软件开发者提供板载调试设施。这种帮助克服了由外部仿真器所遭遇的典型30MHz速度屏障。销售商对JTAG的特定扩展典型情况下具有2-3个附加信号线路以及以及用于控制处理器核心的增强指令集。具有可买到的调试接口的CPU包括IntelPentium处理器、Intel XScaleTM微体系结构处理器、MotorolaTM、IBM、PowerPCTM、AMD、MIPS和ARM处理器系列。IEEE还公布了用于调试接口的IEEE ISTO-5001。调试接口已经具有各种商标名称，例如Motorola的后台调试模式(background debug mode BDM)、AMD的硬件调试工具(hardwaredebug tool HDT)以及Motorola/IBM的共用片上处理器(common on-chip processor COP)。BDM接口类似于JTAG，但是信号线路和协议不同。这种接口最初是为设计工程师而开发出来的，但是也可以实现功能测试解决方案。设计成使用处理器的调试接口的测试和诊断装备在UUT上只需要大约六个到十个测试点。这种访问在大部分板设计中都可以被实现，实现方式是在CPU116和插槽之间放置内插器，当焊接CPU时使用非常简单的钉床(bed of nail)，或者充分利用由一些板制造商所提供的JTAG取出头。任何总线体系结构UUT可以被分成诸如桥、RAM、视频控制器和I/O控制器之类的功能块。每个功能块包含存储器或I/O寄存器阵列。测试程序使用由处理器制造商所提供的扩展JTAG调试功能来顺序地访问这些寄存器，建立完全测试。低级功能包括停止/开始处理器、读取/写入存储器、读取/写入通用寄存器、读取/写入I/O、断点、单步代码和代码痕迹。这些功能的组合适应把测试代码下载到UUT，控制并监视测试代码执行，并且从UUT存储器收集测试结果。例如，读取/写入功能可以测试RAM，所述RAM也检验中间总线。I/O控制器这样被测试，通过把输出向回循环到输入(这和在网络接口控制器的情况一样)，或者利用附于板的连接器的外部设备产生/测量信号。一些测试系统包括I/O仿真部件，这样就不需要附着真正的外围设备了。如果目标设备CPU不是同步类型的，那么会遇到费用更高和复杂性更大的问题。需要专门的接口来处理异步时钟的嵌入式处理器。所有这种成本联合起来就会使目标系统的生产成本太过昂贵。制造成本可能攀升得如此之高以致几乎不可能产品会以获得合理利润所需要的价格点取得成功。所需要的就是用于调试异步嵌入式处理器的专门嵌入式体系结构，其可以不依靠外部销售商的IP或硬件来降低仿真和测试的成本。简言之，本专利技术的目标设备集成电路实施例包括嵌入式异步微控制器并且装备有标准的JTAG-TAP接口。在IC板上，JTAG-TAP端口控制器和仿真接口能够截取并替换从代码存储器所取出的每个指令。外部仿真PC具有通过命令嵌入式异步微控制器读取板载数据和代码存储器并把它们写入到JTAG-TAP接口来检查所述板载数据和代码存储器的能力。由外部仿真PC为进行调试和测试而提供单步和断点寄存器。本专利技术的优点是装备有内置仿真和调试能力的电路。本专利技术的进一步优点是提供一种用于让目标设备依照自由运行模式得以测试同时在监视断点时不妨碍该设备的性能，或者可以以小于与PC相交互的全速的速度来执行仿真代码的方法本专利技术更进一步的优点在于提供了一种具有廉价且工业标准的JTAG串行接口的系统。当考虑本专利技术以下的特定实施方式特别是当结合附图考虑时，本专利技术的上述及更进一步的目的、特征和优点将变得更加清楚。附图说明图1是本专利技术的仿真系统实施例的功能框图；和图2是本专利技术的仿真接口模式方法实施例的流程图，并且在图1的系统中是很有本文档来自技高网...

【技术保护点】
一种用于集成电路测试的仿真和调试系统，包括：具有软件仿真工具、用户接口和ＪＴＡＧ连接器的外部计算机；用于与所述ＪＴＡＧ连接器连接的ＪＴＡＧ测试接入端口（ＴＡＰ）和能够支持与所述软件模拟工具之间的通信并布置在集成电路目标设备中的ＪＴＡＧＴ ＡＰ控制器；具有专用代码存储器和数据存储器并且布置在所述集成电路目标设备中的异步微控制器；被布置在所述集成电路目标设备中并连接在所述ＪＴＡＧＴＡＰ控制器和异步微控制器之间的仿真接口；以及一个仿真寄存器组，被布置在所述仿真接口中并提供对所 述软件模拟工具就数据、程序指令、程序计数器、断点和仿真配置的读取／写入访问，所述数据、程序指令、程序计数器、断点和仿真配置可由所述异步微控制器访问并可以控制所述异步微控制器。

【技术特征摘要】
【国外来华专利技术】US 2004-7-16 60/588,562;US 2004-11-30 60/632,1121.一种用于集成电路测试的仿真和调试系统，包括具有软件仿真工具、用户接口和JTAG连接器的外部计算机；用于与所述JTAG连接器连接的JTAG测试接入端口(TAP)和能够支持与所述软件模拟工具之间的通信并布置在集成电路目标设备中的JTAG TAP控制器；具有专用代码存储器和数据存储器并且布置在所述集成电路目标设备中的异步微控制器；被布置在所述集成电路目标设备中并连接在所述JTAG TAP控制器和异步微控制器之间的仿真接口；以及一个仿真寄存器组，被布置在所述仿真接口中并提供对所述软件模拟工具就数据、程序指令、程序计数器、断点和仿真配置的读取/写入访问，所述数据、程序指令、程序计数器、断点和仿真配置可由所述异步微控制器访问并可以控制所述异步微控制器。2.如权利要求1所述的系统，还包括布置在所述仿真接口中的多路复用器，可以由软件模拟工具控制来从在所述仿真寄存器组中所包括的指令寄存器或所述代码存储器中选择程序指令。3.如权利要求1所述的系统，还包括布置在所述仿真接口中的仿真控制器，其与所述异步微控制器相互连接使得在每条新程序指令取出开始时可以替换由所述软件模拟工具所提供的指令。4.如权利要求3所述的系统，还包括与所述仿真控制器相关联并且布置在所述仿真接口中的断点寄存器，所述断点寄存器在所述异步微控制器的每个仿真周期期间被检查以便停止由所述软件仿真工具所提供的程序的执行。5.如权利要求1所述的系统，其中所述JTAG TAP包括TCK/时钟引脚，用于使所述JTAG-TAP控制器中内部状态机的操作同步；TMS/模式选择引脚，在TCK的上升沿采样所述TMS/模式选择引脚以便确定所述状态机的下一状态；TDI/数据输入引脚，在TCK的上升沿采样所述TDI/数据输入引脚并且当所述内部状态机处于正确状态时把它移入到程序设计逻辑中；TDO/数据输出引脚，用于表示移出的数据并且在TCK的下降沿上有效；和TRST/复位引脚，用于复位所述内部状态机。6.一种集成电路目标设备，在单个集成电路中包括JTAG测试接入端口(TAP)，用于与作为软件模拟工具主机的外部计算机连接；JTAG TAP控制器...

【专利技术属性】
技术研发人员：F坎帕纳勒，J穆特斯巴赫，A福尼，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]