上电时序测试装置及方法制造方法及图纸

本发明专利技术公开一种上电时序测试装置，包括复杂可编程逻辑器件，其分别连接时钟产生电路及并行单片机。并行单片机分别连接控制装置及显示装置。复杂可编程逻辑器件内含寄存器。还公开利用该测试装置进行测试的方法，包括：通过插槽或插板从主板引出测试信号；复杂可编程逻辑器件采集待测试信号的跳变沿，并以第一个跳变沿为参考点，以时钟产生电路产生的脉冲作为参考时钟计算出其他信号跳变沿与第一个有跳变沿信号的跳变沿的时间差值，然后将该时间差值存在其寄存器中；并行单片机读取寄存器中的时间差值，按控制装置设定的输出条件输出至显示装置，并驱动显示装置按控制装置设定的显示格式显示该时间差值。本发明专利技术操作方便，而且产品成本低廉。

【技术实现步骤摘要】

本专利技术涉及一种计算机主板的测试装置及方法，尤其是指一种用于笔记本电脑主板的。
技术介绍
在笔记本电脑研发阶段，我们需要测试主板上一些信号(如+V5AL，RSMRST#，SLP_S3#等)的上电及掉电时序，由于逻辑分析仪比较贵，目前较好的做法是给这些信号留出测试点，用示波器选择一个信号作参考，用它的变化沿做触发，测出这几个信号的波形，然后读出两个信号之间的沿的时间差从而画出时序图，这种方法受到示波器通道数的限制，而且每次遇到开机问题时都得去主板上找测试点，需要浪费很多时间。
技术实现思路
本专利技术的目的在于提供一种可以简洁而高效地测试笔记本电脑主板上一些信号的上电或掉电时序的测试装置。本专利技术的另一目的在于提供一种简洁而高效地测试笔记本电脑主板上一些信号的上电或掉电时序的方法。本专利技术为实现其目的所采用的技术方案是上电时序测试装置包括复杂可编程逻辑器件，其分别连接时钟产生电路及并行单片机，该并行单片机还分别连接控制装置和显示装置。该复杂可编程逻辑器件内含寄存器。本专利技术为实现其另一目的所采用的技术方案是利用上述上电时序测试装置的上电时序方法包括以下步骤(1)通过插槽或插板从主板上引出测试信号；(2)复杂可编程逻辑器件采集待测试信号的跳变沿，并以第一个跳变沿为参考点，以时钟产生电路产生的脉冲作为参考时钟，计算出其他信号跳变沿与第一个有跳变沿信号的跳变沿的时间差值，然后将该时间差值存在其寄存器中；(3)并行单片机读取寄存器中的时间差值，按控制装置设定的输出条件输出至显示装置，并驱动显示装置按控制装置设定的显示格式显示该时间差值。与现有技术相比较，本专利技术可通过主板插槽或插板即可以测试主板上一些信号的上电或掉电时序，操作方便，而且产品成本低廉。附图说明下面参照附图结合实施例对本专利技术作进一步的描述图1是本专利技术的上电时序测试装置的原理示意图。具体实施例方式请参阅图1，本专利技术的上电时序测试装置包括一个复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)10，其分别连接时钟产生电路20及并行单片机30，该并行单片机30还分别连接控制装置40及显示装置50。CPLD10包括寄存器12。该CPLD10用于采集待测试信号的跳变沿，并以第一个跳变沿为参考点，以时钟产生电路20产生的脉冲作为参考时钟，计算出其他信号跳变沿与第一个有跳变沿信号的跳变沿的时间差值，然后将该时间差值存在其寄存器12中。因为笔记本电脑主板上的信号的上电时序要求的最小单位为微秒(μs)，故本专利技术的选用的CPLD的Tpd小于或等于10ns就可以满足要求。时钟产生电路20可以采用有源晶振等。并行单片机30用于读取CPLD10的寄存器12中的时间差值，并驱动显示装置50显示。该并行单片机30可以采用51系列单片机或PIC中的16F87X系列单片机。控制装置40可用于设定时间差值的显示格式、设定并行单片机30的输出条件、调整显示装置50的显示内容等。显示装置50可以与本专利技术的其他部分集成至一块PCB，也可以外接。该显示装置50可以用普通的7段数码管或小型LCD显示器。测试时，通过插槽或插板60从主板上引出测试信号，CPLD10采集待测试信号的跳变沿，并以第一个跳变沿为参考点，以时钟产生电路20产生的脉冲作为参考时钟，计算出其他信号跳变沿与第一个有跳变沿信号的跳变沿的时间差值，然后将该时间差值存在其寄存器12中，并行单片机30读取寄存器12中的时间差值，按控制装置40设定的输出条件输出至显示装置50，并驱动显示装置50按控制装置40设定的显示格式显示该时间差值。当显示装置50不能显示全部时间差值时，可通过控制装置40切换显示的内容。本专利技术可以做成一块插接卡，使用时通过主板插槽或插板即可以测试主板上一些信号的上电或掉电时序，操作方便，而且产品成本低廉。本文档来自技高网...

【技术保护点】
一种上电时序测试装置，其特征在于：它包括复杂可编程逻辑器件（１０），其分别连接时钟产生电路（２０）及并行单片机（３０），该并行单片机（３０）还分别连接控制装置（４０）和显示装置（５０），该复杂可编程逻辑器件（１０）包括寄存器。

【技术特征摘要】
1.一种上电时序测试装置，其特征在于它包括复杂可编程逻辑器件(10)，其分别连接时钟产生电路(20)及并行单片机(30)，该并行单片机(30)还分别连接控制装置(40)和显示装置(50)，该复杂可编程逻辑器件(10)包括寄存器。2.根据权利要求1所述的上电时序测试装置，其特征在于所述复杂可编程逻辑器件(10)的Tpd小于或等于10ns。3.根据权利要求1所述的上电时序测试装置，其特征在于所述时钟产生电路(20)为有源晶振。4.根据权利要求1所述的上电时序测试装置，其特征在于所述并行单片机(30)可以为51系列单片机或PIC中的16F87X系列单片机。5.根据权利要求1所述的上电时序测试装置，其特征在于所述显示装置(50)与复杂可编程逻辑器件(10)、时钟产生电路(20)、并行单片...

【专利技术属性】
技术研发人员：张能军，
申请(专利权)人：深圳市顶星数码网络技术有限公司，
类型：发明
国别省市：94[中国|深圳]