HDD与SDRAM数据传输控制器及数据传输方法技术

本发明专利技术涉及一种ＨＤＤ与ＳＤＲＡＭ数据传输控制器及数据传输方法，所述数据传输控制器包括芯片引脚复用控制器、ＡＴＡ控制器、ＳＤＲＡＭ控制器以及桥控制器，桥控制器中包括数据缓冲器和桥控制器状态机，所述ＨＤＤ与ＳＤＲＡＭ数据传输方法是通过桥控制器中的桥控制器状态机控制芯片引脚复用控制器，实现了ＨＤＤ和ＳＤＲＡＭ之间数据直接传输。本发明专利技术所涉及的ＨＤＤ与ＳＤＲＡＭ数据传输控制器及数据传输方法提高了数据传输效率，同时减少了ＨＤＤ与ＳＤＲＡＭ数据传输控制器的外部引脚数，有效的缩小了芯片的面积，另外，在数据传输的过程中，基本不需要软件的参与，节省了软件和硬件系统资源。

【技术实现步骤摘要】

本专利技术涉及数据传输领域，尤其涉及一种控制HDD(HardDisk Driver，硬盘驱动器)与SDRAM(Synchronous DynamicRandom Access Memory，同步动态随机存储器)之间的数据传输的数据传输控制器及该数据传输控制器采用的数据传输方法。
技术介绍
随着便携式播放装置的发展和普及，体积小、容量大的播放器渐渐成为市场的主流，出现了很多形如硬盘式MP3之类的超大容量播放器。此类播放器的数据存储容量可达上千兆，甚至更多。由于存储的数据量巨大，往往需要在HDD和SDRAM之间进行大量的数据传输。现有的HDD和SDRAM之间数据传输的线路结构可以参见图1中所示，其中，HDD和SDRAM分别通过各自的接口总线12、13与数据传输控制器1中的ATA(ATattachment，AT计算机上的附加设备)控制器10和SDRAM控制器11连接，ATA控制器10和SDRAM控制器11分别通过数据总线100、110连接到SRAM(Static Random Access Memory，静态随机存储器)14。在数据传输的过程中，先从一方(HDD或者SDRAM)读取数据，写入SRAM14，然后再把数据从SRAM读出来写到另外一方(SDRAM或者HDD)。这样，不仅增加了软件成本，需要设置专门的SRAM14作为缓冲，而且大大降低了数据传输的速度。另外，从芯片的设计的角度来看，数据传输控制器1需要设置两组外部管脚分别与HDD和SDRAM相连接才能满足数据传输的要求，这样也就增加了芯片面积和封装成本。
技术实现思路
本专利技术的第一专利技术目的是提供一种HDD与SDRAM数据传输控制器，其可实现HDD与SDRAM之间的数据直接传输，不仅大大提高了数据传输的效率，而且，节省了软硬件开发的成本，减少芯片外部管脚并缩小芯片面积、节省系统资源。本专利技术的第二专利技术目的是提供一种HDD与SDRAM数据传输方法，其实现HDD与SDRAM之间的数据直接传输，不仅大大提高数据传输效率，而且，节省软硬件开发成本。为实现上述第一专利技术目的，本专利技术提供的HDD与SDRAM数据传输控制器，包括芯片引脚复用控制器，其通过接口总线连接上述HDD和SDRAM；ATA控制器，其通过HDD接口总线与芯片引脚复用控制器相连接；SDRAM控制器，其通过SDRAM接口总线与芯片引脚复用控制器相连接；桥控制器，其包括数据缓冲器和桥控制器状态机，数据缓冲器通过数据总线分别与ATA控制器和SDRAM控制器相连，桥控制器状态机通过状态信号线和控制信号线分别与ATA控制器SDRAM控制器相连接；桥控制器状态机通过读写控制线与数据缓冲器相连接并控制数据缓冲器的读写。本专利技术所提供的HDD与SDRAM数据传输控制器通过桥控制器中的桥控制器状态机控制芯片引脚复用控制器，对HDD和SDRAM的引脚实现复用，减少了HDD与SDRAM数据传输控制器的外部引脚数，有效的缩小了芯片的面积，同时，在数据传输的过程中，基本不需要软件的参与，实现了HDD与SDRAM之间的数据直接传输，提高了数据传输的效率，节省的系统资源。为实现上述第二专利技术目的，本专利技术所述的HDD与SDRAM数据传输方法包括以下步骤步骤一，判断HDD是否准备好进行数据传输；步骤二，如果HDD准备好进行数据传输，则由桥控制器状态机控制芯片引脚复用控制器指向数据源端；步骤三，从数据源读取数据写入到数据缓冲器中；步骤四，判断数据缓冲器是否满，如果未满，继续执行步骤三；步骤五，如果数据缓冲器中数据已满，则由桥控制器状态机控制芯片引脚复用控制器指向数据接收端。本专利技术所提供的HDD与SDRAM数据传输方法通过桥控制器中的桥控制器状态机控制芯片引脚复用控制器，对HDD和SDRAM的引脚实现复用，实现了HDD与SDRAM之间的数据直接传输，提高了数据传输的效率，节省了软硬件开发的成本。详细的内容将在具体实施例中作更清楚的介绍。附图说明图1是现有的HDD和SDRAM之间数据传输的线路结构图；图2是本专利技术所述的HDD与SDRAM数据传输控制器的结构图；图3是本专利技术所涉及的桥控制器的结构图；图4是将HDD中的数据传输至SDRAM的流程图； 图5是将SDRAM中的数据传输至HDD的流程图。以下结合实施例及其附图作进一步的详细说明。具体实施例方式参见图2，HDD与SDRAM数据传输控制器2包括芯片引脚复用控制器21、ATA控制器22、SDRAM控制器23以及桥控制器24。其中，芯片引脚复用控制器21通过接口总线25与外部的HDD和SDRAM相连接。芯片引脚复用控制器21通过HDD接口总线210与ATA控制器22相连接，同时，芯片引脚复用控制器21通过SDRAM接口总线211和SDRAM控制器23相连接。ATA控制器22分别通过数据总线220、控制信号线221、状态信号线222与桥控制器24相连接，同样地，SDRAM控制器23分别通过数据总线230、控制信号线231、状态信号线232与桥控制器24相连接。上述HDD接口总线210和SDRAM接口总线211均包括数据总线、地址总线、控制总线，分别用于传输数据信号、地址信号以及控制信号，符合计算机领域内的相关接口标准；数据总线220、230用于传输数据信号；控制信号线221、231按照箭头方向传输控制信号，状态信号线222、232则按照箭头方向传输状态信号。参见图3，图3是桥控制器24的结构图。桥控制器24包括数据缓冲器241和桥控制器状态机242，桥控制器状态机242通过读写控制线243控制数据缓冲器241的读写。数据缓冲器241通过数据总线220、230分别与ATA控制器22和SDRAM控制器23相连接；桥控制器状态机242通过状态信号线222和控制信号线221与ATA控制器22相连接，同时，桥控制器状态机242通过状态信号线232和控制信号线231与SDRAM控制器23相连接。桥控制器状态机242通过相应的状态信号线自动读取HDD的状态信息，并通过相应的控制信号线将控制信息发送给ATA控制器22或SDRAM控制器23。结合参照图4、图5，图4、图5共同揭示了本专利技术所述HDD与SDRAM数据传输方法，其中图4是将HDD中的数据传输至SDRAM的流程图，图5是将SDRAM中的数据传输至HDD的流程图，两个数据传输过程基本相同，只是数据传输的方向和传输的主体、客体发生变化，以下结合本专利技术所述的HDD与SDRAM数据传输控制器2的结构特征，详细描述本专利技术HDD与SDRAM数据传输方法。重点参见图4所示，在没有数据传输任务时，ATA控制器22与SDRAM控制器23处于各自独立的工作模式，同时桥控制器24处于等待状态，当有需要用桥控制器24将HDD中的数据传输至SDRAM时，由桥控制器状态机242通过控制信号线221发出控制信号给ATA控制器22，ATA控制器22通过芯片引脚复用控制器21读取HDD当前状态，然后执行步骤41，判断HDD是否准备好进行数据传输，即，ATA控制器22通过状态信号线222将HDD的状态寄存器(图4未示)中的状态信息传送给桥控制器状态机242，桥控制器状态机242根据读取到的HDD状态信息判断HDD是否准备好数据传输，如果未准备好，则重复此步骤，如果HDD的状态寄存器本文档来自技高网...

【技术保护点】
ＨＤＤ与ＳＤＲＡＭ数据传输控制器，包括：ＡＴＡ控制器；ＳＤＲＡＭ控制器；其特征在于：芯片引脚复用控制器，其通过接口总线连接上述ＨＤＤ和ＳＤＲＡＭ，通过ＨＤＤ接口总线与ＡＴＡ控制器相连接，通过ＳＤＲＡＭ接口总线 与ＳＤＲＡＭ控制器相连接；桥控制器，此桥控制器包括：数据缓冲器，其通过数据总线分别与ＡＴＡ控制器和ＳＤＲＡＭ控制器相连接；桥控制器状态机，其通过状态信号线和控制信号线分别与ＡＴＡ控制器ＳＤＲＡＭ控制器相连接； 桥控制器状态机通过读写控制线与数据缓冲器相连接并控制数据缓冲器的读写。

【技术特征摘要】
1.HDD与SDRAM数据传输控制器，包括ATA控制器；SDRAM控制器；其特征在于芯片引脚复用控制器，其通过接口总线连接上述HDD和SDRAM，通过HDD接口总线与ATA控制器相连接，通过SDRAM接口总线与SDRAM控制器相连接；桥控制器，此桥控制器包括数据缓冲器，其通过数据总线分别与ATA控制器和SDRAM控制器相连接；桥控制器状态机，其通过状态信号线和控制信号线分别与ATA控制器SDRAM控制器相连接；桥控制器状态机通过读写控制线与数据缓冲器相连接并控制数据缓冲器的读写。2.根据权利要求1所述的HDD与SDRAM数据传输控制器，其特征在于所述接口总线包括数据总线、地址总线、控制总线，分别用于传输数据信号、地址信号以及控制信号。3.根据权利要求1所述的...

【专利技术属性】
技术研发人员：李永斌，谢成兴，
申请(专利权)人：炬力集成电路设计有限公司，
类型：发明
国别省市：44[中国|广东]