具备总线存取收回的数据处理系统技术方案

总线主控（１１２）可基于当前待定存取的一个或多个特性来选择性地收回当前待定存取。这样，总线主控可以更好地控制其存取请求。一个或多个特性可包括，例如，存取类型（例如，读／写、指令／数据、突发／非突发等等）、存取的顺序或次序、正在被存取的地址（例如，正在被存取的地址范围或者正在被存取的设备）、请求收回的总线主控（例如，在多主控系统中）、或者上述任意组合。总线仲裁（２１６）还可基于当前待定存取请求或后续存取请求的一个或多个特性来选择性收回当前待定存取请求以便后续存取请求。这些特性可包括上面所列出的任何一个、请求主控的优先级（例如，请求主控之间的优先级ｄｅｌｔａ）、请求主控的其他属性、或上述的任意组合。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及数据处理系统，更具体涉及具备存取收回的数据处理系统。
技术介绍
不同数据处理系统可能在各种不同总线协议下操作，其中，这些总线协议可能定义，例如，怎样处理总线主控进行的存取请求。而且，不同的数据处理系统可能使用不同的总线仲裁机制来操作，其中，不同的总线仲裁机制也定义了怎样处理来自不同总线主控的请求。这些总线协议和总线仲裁可能在许多方面不够灵活，诸如关于存取收回(access retraction)，其通常引入了不希望的延迟。这些延迟可能尤其会对数据处理系统内的高优先级的总线主控造成问题。而且，在试图将根据不同总线协议和总线仲裁机制(例如不同地处理存取收回)操作的系统集成时可能出现错误。因此，需要一种数据处理系统，其具有改进的存取收回机制，从而可能允许例如具有降低了的延迟的更有效的总线协议或仲裁机制。附图说明通过举例说明本专利技术，而不是通过附图来限制本专利技术，在附图中，相似的附图标记指示类似的元素，其中图1以框图形式图示说明了根据本专利技术一个实施例的数据处理系统；图2以框图形式图示说明了根据本专利技术一个实施例的图1的总线主控的一部分；图3-5以框图形式图示说明了图2的存取收回控制寄存器的各种不同实施例；图6以流程图形式图示说明了根据本专利技术一个实施例的用于进行选择性存取收回的方法；图7以框图形式图示说明了根据本专利技术一个实施例的系统互连；图8以框图形式图示说明了图7的主控优先级寄存器的一个实施例；图9以框图形式图示说明了图7的止动控制寄存器的一个实施例；图10-11以框图形式图示说明了图7的存取收回控制寄存器的各种不同实施例；以及图12以流程图形式图示说明了根据本专利技术可选替换实施例的进行选择性存取收回的例子。技术人员将认识到，图中的元素是为了简便和清楚的目的而示出的，不必按比例绘制。例如，图中某些元素的尺寸可能相对于其他元素较为夸大，这是为了有助于改善对本专利技术的实施例的理解。具体实施例方式本专利技术的一个实施例提供基于例如当前待定的总线存取请求的特性而选择性超越(override)总线协议。一个实施例提供基于例如当前待定的存取请求的特性而选择性收回当前待定的存取请求。一种可选替换实施例提供基于例如当前待定存取请求之后提供的新请求的存取的特性而选择性收回当前待定的存取请求。(另外，选择性收回可以基于当前待定存取请求和后续的存取请求这二者。)在一个实施例中，用于选择性允许超越总线协议或收回当前待定存取请求的当前待定的存取请求可以包括对应于所请求的总线存取的地址范围、所请求的总线存取的存取类型(例如，读/写、指令/数据)、对应于所请求的总线存取的存取顺序、所请求的总线存取的总线主控、或上述的组合。图1-6的图示和描述将提供数据处理系统的一个例子，其允许选择性收回由请求总线主控做出的当前待定的总线存取请求。存取可能当前在系统总线20上待定，等待系统总线20上当前存取的完成。在某些实施例中，当前待定的存取请求实际上并不活动，直至系统总线20上进行中的当前存取完成。系统总线20可实现总线协议，其中，总线操作的地址与数据阶段交叠，使得地址总线驱动用于后续存取请求(“当前待定的”存取请求)，同时等待进行中的当前存取的数据返回。一旦进行中的当前存取完成，这可能会占用多个时钟周期，则其数据阶段结束，且在该数据阶段的终止时驱动的地址(称为当前待定的存取请求)变为新的当前存取，并且地址总线然后可能通过新存取请求驱动。地址和数据阶段因此交叠，当前待定存取请求在数据阶段终止边界处变为新的“当前”存取请求。在某些情况下，如果总线主控知道当前待定的总线存取请求将不会被使用或不再需要的话，收回在系统总线20上的当前待定总线存取请求可能是总线主控所希望的。这样，就可能减少由于变得不必要或者应被丢弃的总线存取请求造成的延迟。因此，在一个实施例中，总线主控可以基于当前待定存取请求的特性而选择性收回当前待定存取请求，如参考图1-6所要描述的那样。例如，图1图示说明了一种数据处理系统，其中，总线主控将指令连续预取到其流水线中。但是，这个连续存取模式可能由于流改变的指令，例如分支指令，而中断。当检测到流改变时，总线主控将指令预取流切换到流改变的目标(例如分支指令的目标)。因此，在此情况下，系统总线上总线主控的当前待定的存取请求可能对应于流指令改变之后的连续地址，其由于流到目标指令的改变，而不再被总线主控所需要。因此，总线主控可能需要收回这个现在不需要的当前待定存取请求。基于这个当前待定存取请求的特性(例如，可以与储存在存取收回控制寄存器中的控制信息进行比较)，可以确定是否允许收回当前待定存取请求。如果允许，总线主控收回当前待定存取请求，由此减小延迟。图1图示说明了数据处理系统10的一个实施例。数据处理系统10包括系统总线20、总线主控(master)12、存储系统14、总线受控(slave)16、总线受控18、总线桥22、总线主控24、存储系统26、其他受控28、以及系统总线30。总线主控12、总线受控16、总线受控18、存储系统14、以及总线桥22都双向耦合到系统总线20。总线桥22、总线主控24、存储系统26、其他受控28都双向耦合到系统总线30。尽管在图1中只示出了两个受控16和18，数据处理系统10可包括耦合到系统总线20的任何数量的受控。类似地，任何数量的总线主控和存储系统也可耦合到系统总线20。而且，任何数量的总线主控、受控、存储系统可耦合到系统总线30，并不限于图1中所显示的那样。在一个实施例中，总线主控12可以是处理器，诸如微处理器、数字信号处理器等等，或者可以是任何其他类型的主控设备，诸如直接存储器存取(DMA)单元。受控16和18可以是任何类型的受控设备，诸如可由总线主控12存取的存储器，或者是外围设备，诸如通用异步接收器发射器(UART)、实时时钟(RTC)、键盘控制器等等。存储系统14可以是任何类型的存储系统，例如随机存取存储器(RAM)，并且可以包括耦合到用于储存数据和指令的存贮电路的存储控制器。操作中，总线主控12将存取请求置入系统总线20，其请求对耦合到系统总线20上的其他设备的存取，例如对存储系统14、受控16或1 8的存取，或者经由总线桥22对总线主控24、存储系统26、或其他受控28的存取。总线桥22允许系统总线20与系统总线30进行对接，从而使得总线主控12也可以存取驻留在系统总线30上的设备。在一个实施例中，系统总线20根据与系统总线30不同的总线协议进行操作。总线桥22如本领域所知进行操作，因此这里不更详细地描述。类似地，上面提供的总线主控12、存储系统14和受控16和18的相同例子同样分别适用于总线主控24、存储系统26和其他受控28。图2图示说明了根据本专利技术一个实施例的总线主控12的一部分。总线主控12包括指令定序器40、指令缓冲存贮66、总线接口单元(BIU)70以及执行单元80。BIU70提供送往和来自系统总线20的信息，并且双向耦合到指令缓冲存贮66和指令定序器40。指令缓冲存贮66双向耦合到指令定序器40。指令定序器40包括指令寄存器(IR)46、指令解码器44、定序器控制逻辑42、存取收回控制寄存器48、收回控制逻辑50以及地址生成逻辑52。IR46耦合到地址生成逻辑52以及指令本文档来自技高网...

【技术保护点】
一种在数据处理系统中用于存取收回的方法，其中所述的数据处理系统具有在多个主控端口和至少一个受控端口之间的总线仲裁，所述方法包括：储存存取收回控制信息，该信息指示出允许或不允许收回的至少一个条件；授权对应于第一存取地址的对第一 受控端口的第一存取请求，同时，对应于第二存取地址的对第一受控端口的第二存取请求正在进行中；在授权第一存取请求之后，接收对应于第三存取地址的对第一受控端口的第三存取请求；请求收回第一存取请求；以及使用存取收回控制信息， 基于第一存取请求或第三存取请求至少之一的至少一个特性来选择性地收回第一存取请求。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：威廉C莫耶，布雷特W默多克，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]