堆叠管芯结构中的功率门控制造技术

本公开的示例提供了用于堆叠管芯结构的功率门控。在一些示例中，堆叠管芯结构包括第一管芯(10/110)和键合到第一管芯(10/110)的第二管芯(30/130)。在一些示例中，功率门控功率路径是从管芯(10，30)之间的键合界面穿过第二管芯(30)中的TSV(36)、第二管芯(30)中的功率门控器件(38S)和第二管芯(30)中的金属化层(34)的布线(46‑1)到第二管芯(30)中的电路区域(40‑1)。在一些示例中，功率门控功率路径包括功率门控器件(118S)，该功率门控器件(118S)在第一管芯(110)的功率门控区域(118)中并且被配置为中断通过功率门控功率路径到第二管芯(130)中的电路区域(142)的电流的流动。

【技术实现步骤摘要】
【国外来华专利技术】堆叠管芯结构中的功率门控
本公开的示例总体上涉及堆叠管芯结构，并且具体地涉及堆叠管芯结构中的功率门控。
技术介绍
在集成电路(IC)工业中，已经开发了其中不同管芯彼此堆叠的技术。该技术通常可以称为堆叠管芯技术或三维(3D)IC技术。堆叠管芯可以垂直地互连，诸如通过实现穿过衬底通孔(或者在某些情况下，是穿过硅通孔)。通过为IC的不同部分实现不同管芯，可以通过不同处理来制造单独管芯，这可以帮助将不同处理集成到形成IC中。另外，堆叠管芯结构可以具有较小覆盖区。但是，这项仍在发展中的技术仍然面临一些挑战。
技术实现思路
本公开的示例提供了用于堆叠管芯结构的功率门控。通常，本文所述的堆叠管芯结构可以具有用于来自电源的电流的减小的电阻路径(例如，由于减小的长度)。因此，除其他潜在益处，还可以减小沿着路径的电压降。本公开的示例是一种装置。该装置包括堆叠管芯结构。堆叠管芯结构包括第一管芯和键合到第一管芯的第二管芯。第一管芯包括第一半导体衬底、在第一半导体衬底上的第一金属化层、穿过第一半导体衬底的第一穿过衬底通孔(TSV)和穿过第一金属化层的第一金属叠层。第一半导体衬底包括第一电路区域。第二管芯包括第二半导体衬底，该第二半导体衬底包括第二电路区域。堆叠管芯结构包括被配置为向第一电路区域提供功率的第一功率路径。第一功率路径包括被配置为中断通过第一功率路径的电流的流动的第一功率门控器件。第一功率路径没有经过位于第一金属化层中最远离第一半导体衬底的金属化层中的第一金属叠层的金属线或金属通孔。堆叠管芯结构还包括被配置为向第二电路区域提供功率的第二功率路径。第二功率路径经过第一TSV和第一金属叠层。本公开的另一示例是一种装置。该装置包括堆叠管芯结构。堆叠管芯结构包括第一管芯和键合到第一管芯的第二管芯。第一管芯包括第一半导体衬底，并且第一半导体衬底包括第一功率门控区域。第二管芯包括第二半导体衬底，并且第二半导体衬底包括第一电路区域。堆叠管芯结构包括被配置为向第一电路区域提供功率的第一功率门控功率路径。第一功率门控功率路径包括第一功率门控器件，该第一功率门控器件在第一半导体衬底的第一功率门控区域中，并且被配置为中断通过第一功率门控功率路径的电流的流动。本公开的另一示例是一种装置。该装置包括堆叠管芯结构。堆叠管芯结构包括第一管芯和键合到第一管芯的第二管芯。第一管芯被配置为在第一管芯与第二管芯之间的第一键合界面处向第二管芯提供功率。第二管芯包括：包括第一电路区域和第一功率门控区域的第一半导体衬底、在第一半导体衬底上的第一金属化层和穿过第一半导体衬底的第一穿过衬底通孔(TSV)。第一功率门控功率路径是从第一键合界面经过第一TSV、第一功率门控区域的第一功率门控器件和第一金属化层的第一布线到第一电路区域。本公开的另一示例是一种操作集成电路的方法。向堆叠管芯结构中的第一功率路径提供电源电压。堆叠管芯结构包括键合到第二管芯的第一管芯。第一管芯包括第一功率门控器件。第二管芯包括电连接到第一功率路径的第一电路区域。控制第一功率门控器件以选择性地中断或不中断第一功率路径中流向第二管芯的第一电路区域的电流的流动。本公开的另一示例是一种操作集成电路的方法。向堆叠管芯结构中的第一功率路径和第二功率路径提供电源电压。堆叠管芯结构包括键合到第二管芯的第一管芯。第一管芯包括：包括第一电路区域的第一半导体衬底、在第一半导体衬底上的第一金属化层、穿过第一半导体衬底的第一穿过衬底通孔(TSV)和经过第一金属化层的金属叠层。第二管芯包括第二半导体衬底，该第二半导体衬底包括第二电路区域。第一功率路径被配置为向第一电路区域提供功率并且包括第一功率门控器件。第一功率路径没有经过位于第一金属化层中最远离第一半导体衬底的金属化层中的金属叠层的金属线或金属通孔。第二功率路径被配置为向第二电路区域提供功率。第二功率路径经过第一TSV和金属叠层。控制第一功率门控器件以选择性地中断或不中断第一功率路径中的电流的流动。这些和其他方面可以参考以下详细描述来理解。附图说明为了详细地理解本公开的上述特征，可以通过参考示例实现来更具体地描述以上简要概述的本公开，其中一些示例实现在附图中示出。然而，应当注意，附图仅示出了典型的示例实现，并且因此不应当被认为是对其范围的限制，因为本公开可以允许其他等效的示例。图1是根据本公开的一些示例的三维(3D)管芯叠层。图2是根据本公开的一些示例的用于图1的3D管芯叠层中的功率分配和功率门控的简化电路示意图。图3是根据本公开的一些示例的另一3D管芯叠层。图4是根据本公开的一些示例的用于图3的3D管芯叠层中的功率分配和功率门控的简化电路示意图。图5是根据本公开的一些示例的用于操作3D管芯叠层的方法的流程图。为了便于理解，在可能的情况下使用相同的附图标记来表示图中共有的相同元素。可以预期，一个示例的元素可以有益地并入其他示例中。具体实施方式本公开的示例提供了用于堆叠管芯结构的功率门控。通常，本文所述的堆叠管芯结构可以具有用于来自电源的电流的流动的减小的电阻路径(例如，由于减小的长度)。因此，可以减小沿着路径的电压降。在一些示例中，堆叠管芯结构中的上覆管芯以正面向上取向键合到为上覆管芯提供功率的下层管芯。功率通过上覆管芯中的一个或多个穿过衬底通孔(TSV)而被提供给功率门控器件，并且然后被路由到上覆管芯中的电路区域。功率可以通过上覆管芯中的金属线和通孔叠层被提供给另一上覆管芯，该金属线和通孔叠层可以电连接到另一上覆管芯中的TSV。在一些示例中，堆叠管芯结构中的上覆管芯以正面向下取向键合到下层管芯，该下层管芯向上覆管芯提供功率和功率门控。下层管芯可以具有金属线和通孔叠层、功率门控器件和布线。功率门控器件电连接到金属线和通孔叠层，并且还电连接到下层管芯中的布线。上覆管芯具有连接到下层管芯的布线的布线，并且上覆管芯的布线电连接到上覆管芯的电路区域。上覆管芯还可以包括连接在一起的金属线和通孔叠层以及TSV，并且可以包括电连接到上覆管芯的金属线和通孔叠层的功率门控器件。功率门控器件还可以电连接到TSV，TSV可以电连接到另一上覆管芯中的布线，该布线还可以电连接到另一上覆管芯的电路区域。在这些示例中，可以在不显著影响用于在管芯中实现TSV的面积的情况下减小管芯上的电压降，或者可以通过实现较少的TSV(因此，较小的TSV区域面积)来减小管芯上的电压降。此外，可以充分利用金属线和通孔叠层以及TSV。这些和其他可能的优点将从本文中的描述中变得很清楚。在下文中参考附图描述各种特征。应当注意，附图可以按比例绘制，也可以不按比例绘制，并且在整个附图中，相似结构或功能的元素由相似的附图标记表示。应当注意，附图仅旨在促进对特征的描述。它们无意作为所要求保护的专利技术的详尽描述或对所要求保护的专利技术的范围的限制。另外，所示的示例不必具有所示的所有方面或优点。结合特定示例而描述的方面或优点不必限于该示例，并且可以在任何其他示例中实践，即使未如此示出或未明确描述。仅在本文中为了方便起见，本文档来自技高网...

【技术保护点】
1.一种装置，包括：/n堆叠管芯结构，包括：/n第一管芯，包括第一半导体衬底，所述第一半导体衬底包括第一功率门控区域；以及/n第二管芯，键合到所述第一管芯，所述第二管芯包括第二半导体衬底，所述第二半导体衬底包括第一电路区域；以及其中：/n所述堆叠管芯结构包括被配置为向所述第一电路区域提供功率的第一功率门控功率路径；以及/n所述第一功率门控功率路径包括第一功率门控器件，所述第一功率门控器件在所述第一半导体衬底的所述第一功率门控区域中，并且被配置为中断通过所述第一功率门控功率路径的电流的流动。/n

【技术特征摘要】
【国外来华专利技术】20180831 US 16/118,8991.一种装置，包括：
堆叠管芯结构，包括：
第一管芯，包括第一半导体衬底，所述第一半导体衬底包括第一功率门控区域；以及
第二管芯，键合到所述第一管芯，所述第二管芯包括第二半导体衬底，所述第二半导体衬底包括第一电路区域；以及其中：
所述堆叠管芯结构包括被配置为向所述第一电路区域提供功率的第一功率门控功率路径；以及
所述第一功率门控功率路径包括第一功率门控器件，所述第一功率门控器件在所述第一半导体衬底的所述第一功率门控区域中，并且被配置为中断通过所述第一功率门控功率路径的电流的流动。


2.根据权利要求1所述的装置，其中：
所述堆叠管芯结构还包括键合到所述第二管芯的第三管芯，所述第三管芯包括第三半导体衬底，所述第三半导体衬底包括第二电路区域；
所述第二半导体衬底还包括第二功率门控区域；
所述堆叠管芯结构包括被配置为向所述第二电路区域提供功率的第二功率门控功率路径；以及
所述第二功率门控功率路径包括第二功率门控器件，所述第二功率门控器件在所述第二半导体衬底的所述第二功率门控区域中，并且被配置为中断通过所述第二功率门控功率路径的电流的流动。


3.根据权利要求2所述的装置，其中：
所述第二管芯还包括在所述第二半导体衬底上的第一金属化层；
所述第一功率门控功率路径包括在所述第一金属化层中的到所述第一电路区域的第一布线；以及
所述第二功率门控功率路径包括在所述第一金属化层中的第一金属叠层和穿过所述第二半导体衬底的第一穿过衬底通孔(TSV)，所述第一金属叠层与所述第一布线分离。


4.根据权利要求3所述的装置，其中：
所述第三管芯还包括在所述第三半导体衬底上的第二金属化层；以及
所述第二功率门控功率路径还包括在所述第二金属化层中的到所述第二电路区域的第二布线。


5.根据权利要求3或4所述的装置，其中：
所述第三管芯还包括在所述第三半导体衬底上的第二金属化层；
所述堆叠管芯结构包括被配置为向所述第二半导体衬底上的第三电路区域提供功率的第一非功率门控功率路径；
所述第一非功率门控功率路径包括所述第一金属叠层的至少一部分；
所述堆叠管芯结构包括被配置为向所述第三半导体衬底上的第四电路区域提供功率的第二非功率门控功率路径；以及
所述第二非功率门控功率路径包括所述第一金属叠层、穿过所述第二半导体衬底的第二TSV和在所述第二金属化层中的第二金属叠层的至少一部分。


6.根据权利要求1至5中任一项所述的装置，其中：
所述第二管芯还包括在所述第二半导体衬底上的第一金属化层；以及
所述第一功率门控功率路径包括在所述第一金属化层中的第一布线，所述第一布线是从所述第一管芯与所述第二管芯之间的第一键合界面到所述第一电路区域。


7.根据权利要求6所述的装置，其中：
所述堆叠管芯结构还包括键合到所述第二管芯的第三管芯；
所述第三管芯包括第三半导体衬底和在所述第三半导体衬底上的第二金属化层，所述第三半导体衬底包括第二电路区域；
所述第二半导体衬底还包括第二功率门控区域；
所述堆叠管芯结构包括被配置为向所述第二电路区域提供功率的第二功率门控功率路径；
所述第二功率门控功率路径包括第二功率门控器件，所述第二功率门控器件在所述第二半导体衬底的所述第二功率门控区域中，并且被配置为中断通过所述第二功率门控功率路径的电流的流动；以及
所述第二功率门控功率路径还包括在所述第二金属化层中的第二布线，所述第二布线是从所述第二管芯与所述第三管芯之间的第二键合界面到所述第二电路区域。


8.根据权利要求1至7中任一项所述的装置，其中：
所述堆叠管芯结构还包括键合到所述第二管芯的第三管芯；
所述第二管芯还包括：
第一金属化层，在所述第二半导体衬底上；
第一穿过衬底通孔(TSV)，穿过所述第二半导体衬底；
第二TSV，穿过...

【专利技术属性】
技术研发人员：P·杜贝，S·R·G·阿加瓦，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：美国;US