一种SOC芯片系统级验证系统及方法技术方案

本发明专利技术公开了一种ＳＯＣ芯片系统级验证系统及方法，所述系统包括软件平台、硬件平台及ＳＯＣ芯片，ＳＯＣ芯片还包括ＧＰＩＯ模块，硬件平台包括ＧＰＩＯ硬件模型，ＧＰＩＯ模块与ＧＰＩＯ硬件模型相连；软件平台实现对硬件平台、ＧＰＩＯ模块和ＳＯＣ芯片的配置和相关数据处理，并将信号输入到所述ＧＰＩＯ模块，通过ＧＰＩＯ模块转化为硬件输出和输入信号，输出到ＧＰＩＯ硬件模型；硬件平台通过ＧＰＩＯ硬件模型接收来自ＧＰＩＯ模块的输出信号并产生对软件平台的控制信号，将控制信号输入到ＧＰＩＯ模块，通过ＧＰＩＯ模块转化为软件指示变量。本发明专利技术还公开了一种利用所述系统进行验证的方法，利用本发明专利技术的系统和方法可以对软件平台和硬件平台进行灵活的控制。

【技术实现步骤摘要】

本专利技术涉及集成电路设计
，具体的说，涉及一种SOC(SystemOn Trip，片上系统)芯片系统级验证系统及方法。
技术介绍
随着微电子技术向纳电子技术发展，芯片的集成度也越来越高，SOC芯片的设计和应用越来越普遍，但是相应的，其验证和测试工作也越来越复杂。在专用集成电路芯片设计，即ASIC(Application Specific IntegratedCircuit)的时代，设计一颗芯片需要完成代码设计、功能验证以及布局布线几大主要步骤。代码设计阶段将芯片功能的文本描述转化为一定的电路结构，验证阶段通过仿真等手段确定实现的电路结构是否存在疏漏，布局布线阶段则将这个电路结构转换成可供生产的硅片图形。由于在代码设计阶段需要对所实现产品的每一个功能细节都以晶体管组合的方式实现出来。对于一个含有上千万个晶体管的设计来说，其复杂度可想而知。而这上千万个晶体管一旦经过生产过程后，就无法再做任何改动，一旦其中有错误，将有可能直接导致整颗芯片无法工作。所以设计阶段的功能验证工作非常重要。工业界的实践证明，一颗芯片在功能验证上花费的时间是代码设计阶段时间的三倍还要多。SoC设计所关注的焦点已经不再是某个新功能的设计实现，而是如何去评估、验证和集成多个已经存在的设计模块。SoC的设计方法是以功能组装为基础的全新流程。为了完成系统功能，SoC设计必须依赖已有的IP(Intellectual Property)模块。但是目前许多IP在设计之初都是针对特定的应用，因而很少考虑到要与外来电路搭配使用。如果SoC设计师希望利用这些IP，就必须投入力量来修改它们，同时还要考虑IP模块的验证问题。SOC芯片一般由一个或多个处理器核、总线、存储器和IP模块等单元组成。其中IP模块一般具有处理器总线接口，其RTL(寄存器传输级)验证分为IP模块级验证和系统级验证。IP模块级验证和ASIC(专用集成电路)芯片的验证方法类似，可以利用硬件描述语言或高级验证语言建立验证平台，实现IP模块功能的验证，整个验证环境可以看成是纯硬件的调试，因为IP模块具有CPU总线接口。在芯片的验证和测试工作中，通过访问芯片内部编址寄存器可以构建整个芯片的RTL验证和测试环境。SOC芯片和普通ASIC芯片在结构上有很大差异。ASIC芯片的CPU总线接口是芯片的管脚，可以通过CPU接口实现对芯片内部编址寄存器的访问，从而实现对芯片功能和使用模式的配置。SOC芯片内嵌了一个或多个处理器核，处理器核实现对芯片内部的编址寄存器访问，从而实现对芯片功能和使用模式的配置，但是芯片的管脚一般没有CPU总线接口，因此不能直接通过管脚实现对芯片内部编址寄存器的访问。可以看出，由于内部编址寄存器的访问方式不同，SOC芯片和ASIC芯片的验证方法有很大差别。在SoC芯片系统级验证中，几乎都要用到微处理器以及专门的软件和硬件。软件和硬件之间是密切相关的，但在系统实现之前，软硬件之间的相互作用通常是很难精确测出的，一些设计错误也不会明显表现出来。为了解决这一问题，必须采用软件硬件协同验证技术。一般通过软硬件协同仿真工具建立软硬件协同仿真验证平台实现SOC芯片的系统级验证，在这个验证平台中包含了软件平台和硬件平台，软件平台主要实现对系统处理器的配置和对芯片内部编址寄存器的访问，软件平台可以通过软件编程语言(C语言)编程实现。硬件平台实现对芯片管脚信号的监测、数据反馈和验证结果分析，硬件平台可以通过硬件描述语言或高级验证语言等编程实现。通过芯片的特殊管脚，可以实现软件平台和硬件平台配置、进程的相互控制，最终实现芯片的系统级验证和测试。可以看出，在SOC芯片的系统级验证过程中，通过芯片的特殊管脚实现软件平台和硬件平台的相互控制是必不可少的，在具体芯片中，这些特殊的芯片管脚是一些常见的接口，例如UART(通用异步接收器)接口、特殊总线接口等。在SOC芯片中，UART的主要功能是将存储器或处理器中并行传输传来的数据串行的发送到外设的UART接收端，或从外设的UART串行接收来的数据转换为并行数据。可以利用UART串口进行SOC芯片系统级软件验证平台和硬件验证平台的控制，但是UART接口传输速率较低，硬件平台解析UART数据信息比较复杂，而且如果硬件平台进行较为复杂的控制就需要多个UART串口，但是在SOC芯片中集成多个UART接口是不经济的。在一些SOC芯片中，为了测试、控制外接芯片等需要，将处理器总线接口设计为芯片的管脚，因此利用处理器总线接口也可以进行软件验证平台和硬件平台的控制。由于处理器接口包括了数据总线接口、地址总线接口和时钟信号等，在软件验证平台和硬件验证平台的调试和控制过程中，总线接口利用率较低。可以看出，UART串口和总线接口等可以进行软件验证平台和硬件验证平台的简单控制，但是进行复杂和灵活地控制则有一定的局限性。
技术实现思路
本专利技术要解决的技术问题的是提供一种SOC芯片系统级验证系统及方法，利用该系统及方法可以对软件平台和硬件平台进行灵活的控制，从而提高SOC芯片设计性能，缩短SOC芯片的设计周期。为了解决上述技术问题，本专利技术提供了一种SOC芯片系统级验证系统，包括软件平台、硬件平台及SOC芯片，所述SOC芯片包括待验证模块，所述SOC芯片还包括GPIO模块，所述硬件平台包括GPIO硬件模型，所述GPIO模块通过GPIO接口与所述GPIO硬件模型相连；所述软件平台实现对硬件平台、GPIO模块和SOC芯片的配置和相关数据处理，并将信号输入到所述GPIO模块，通过所述GPIO模块转化为硬件输出和输入信号，输出到GPIO硬件模型；所述硬件平台通过所述GPIO硬件模型接收来自GPIO模块的输出信号并产生对软件平台的控制信号，将所述控制信号输入到GPIO模块，通过GPIO模块转化为软件指示变量。进一步，所述硬件平台还包括待验证模块硬件模型，所述待验证模块硬件模型与所述待验证模块相连。本专利技术还提供了一种用于SOC芯片系统级验证系统的硬件平台，包括结果分析模块和存储器模块，还包括GPIO硬件模型，所述GPIO硬件模型与SOC芯片的数据输出模块相连，接收来自软件平台的数据并进行输出。进一步，所述硬件平台还包括待验证模块硬件模型，所述待验证模块硬件模型与SOC芯片的待验证模块相连。本专利技术还提供了一种利用SOC芯片系统级验证系统进行验证的方法，其特征在于，包括(1)软件平台产生验证开始指示，通过SOC芯片的GPIO模块输出；硬件平台中的GPIO硬件模型接收到GPIO模块输出的所述开始指示后，实现输出数据记录编号和准备；(2)软件平台或者硬件平台发送数据到待验证模块，软件平台将待验证模块接收到的数据写入GPIO模块，GPIO模块将所述数据输出到GPIO硬件模型，GPIO硬件模型接收到该数据后将其输出；(3)软件平台产生系统验证结束指示，通过SOC芯片的GPIO模块输出，GPIO硬件模型接收到GPIO模块输出的验证结束指示后，产生数据接收完成指示信号，结束验证。进一步，在步骤(3)中还包括所述硬件平台对GPIO硬件模型输出的数据进行采集分析后，输出验证结论。进一步，在步骤(1)中软件平台产生验证开始指示之前进行软件程序及硬件模型的编写，以及软件程序及硬件程序的编译。进一步，在步骤(本文档来自技高网...

【技术保护点】
一种ＳＯＣ芯片系统级验证系统，包括软件平台、硬件平台及ＳＯＣ芯片，所述ＳＯＣ芯片包括待验证模块，其特征在于，所述ＳＯＣ芯片还包括ＧＰＩＯ模块，所述硬件平台包括ＧＰＩＯ硬件模型，所述ＧＰＩＯ模块通过ＧＰＩＯ接口与所述ＧＰＩＯ硬件模型相 连；所述软件平台实现对硬件平台、ＧＰＩＯ模块和ＳＯＣ芯片的配置和相关数据处理，并将信号输入到所述ＧＰＩＯ模块，通过所述ＧＰＩＯ模块转化为硬件输出和输入信号，输出到ＧＰＩＯ硬件模型；所述硬件平台通过所述ＧＰＩＯ硬件模型接收来自 ＧＰＩＯ模块的输出信号并产生对软件平台的控制信号，将所述控制信号输入到ＧＰＩＯ模块，通过ＧＰＩＯ模块转化为软件指示变量。

【技术特征摘要】
1.一种SOC芯片系统级验证系统，包括软件平台、硬件平台及SOC芯片，所述SOC芯片包括待验证模块，其特征在于，所述SOC芯片还包括GPIO模块，所述硬件平台包括GPIO硬件模型，所述GPIO模块通过GPIO接口与所述GPIO硬件模型相连；所述软件平台实现对硬件平台、GPIO模块和SOC芯片的配置和相关数据处理，并将信号输入到所述GPIO模块，通过所述GPIO模块转化为硬件输出和输入信号，输出到GPIO硬件模型；所述硬件平台通过所述GPIO硬件模型接收来自GPIO模块的输出信号并产生对软件平台的控制信号，将所述控制信号输入到GPIO模块，通过GPIO模块转化为软件指示变量。2.如权利要求1所述的SOC芯片系统级验证系统，其特征在于，所述硬件平台还包括待验证模块硬件模型，所述待验证模块硬件模型与所述待验证模块相连。3.一种用于权利要求1所述的SOC芯片系统级验证系统的硬件平台，包括结果分析模块和存储器模块，其特征在于，还包括GPIO硬件模型，所述GPIO硬件模型与SOC芯片的数据输出模块相连，接收来自软件平台的数据并进行输出。4.如权利要求3所述的硬件平台，其特征在于，所述硬件平台还包括待验证模块硬件模型，所述待验证模块硬件模型与SOC芯片的待验证...

【专利技术属性】
技术研发人员：蒋建平，林晓涛，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]