四路并行LTE基4Turbo交织地址生成方法技术

本发明专利技术公开了一种四路并行LTE基4Turbo交织地址生成方法，实现一个低复杂度的四路八组并行交织地址生成器，资源占用少、功耗低，可并行输出4路奇偶交织地址。相比于传统的FPGA实现交织地址计算方案，基于ASIC的专用计算功能的硬件电路设计方案，具有更高性能；相比于专用的迭代初值计算方案，采用迭代器复用‑初值计算方案，可有效降低设计面积；采用门控时钟技术，可有效降低设计功耗。本设计时钟门控率98.94％，500MHz时钟条件下在DC中综合后的面积约9536.9μm

【技术实现步骤摘要】
四路并行LTE基4Turbo交织地址生成方法
本专利技术属于雷达通信一体化
，特别涉及一种四路并行LTE基4Turbo交织地址生成方法。
技术介绍
随着雷达目标探测应用于通信系统，也就是雷达通信一体化系统。希望使用如BPSK、QPSK等调制脉冲在进行通信处理的同时，实现雷达目标探测。对3GPP36.212协议中turbo交织地址计算的FPGA或ASIC设计实现，可以有效的满足小型化、低功耗、高性能的雷达通信一体化系统的交织地址计算需求。交织地址的原始计算公式为π(i)＝(f1i+f2i2)modK，(i＝0，1，2，...，K-11024≤K≤6144，Kmod32＝0)，式中π(i)是交织器的输出地址，i是交织前顺序地址，K为码块长度，f1、f2为预设常数，由K唯一确定。可以看到公式中含有乘法、除法和加法运算。如果直接展开计算将会在硬件实现上引入乘法器、除法器，会耗用大量逻辑资源。且被除数较大，实现的硬件复杂度较高。如果通过迭代式进行交织地址求解，在此过程中必须提前计算用于迭代的初值，迭代初值的求解需要设计独立的初值求解电路，但是这样会引入额外的初值计算电路。虽然可以采用一定的方式复用其中一部分逻辑，但由于该部分电路只在电路初始化过程中选通工作，而在迭代生成交织地址时处于空闲状态，这无疑会导致面积上的浪费。
技术实现思路
针对现有技术中存在的问题，本专利技术的目的在于提供一种四路并行LTE基4Turbo交织地址生成方法，实现一个低复杂度的四路八组并行交织地址生成器，资源占用少、功耗低，完成3GPP36.212协议中turbo交织地址计算功能，可并行输出4路奇偶交织地址。为了达到上述目的，本专利技术采用以下技术方案予以实现。四路并行LTE基4Turbo交织地址生成方法，包括以下步骤：步骤1，迭代通路优化：对原始交织地址的迭代公式进行优化，以消除原始迭代公式中的乘法运算和取余运算，得到优化后的迭代公式；进而获得四路并行4Turbo交织地址迭代公式；步骤2，参数加载：在vld_in有效的第一个时钟周期，存储用户输入的K、f1与f2；四路并行LTE基4Turbo交织地址输出格式为每路内部分为奇、偶顺序地址索引输出，共输出8组交织地址；8组交织地址的通式为π(2n)、π(2n+1)、其中K为码块长度，n为迭代次数；f1、f2为预设常数；步骤3，迭代初值计算：根据四路并行4Turbo交织地址迭代公式设计对应的8路π值迭代通路和两路δ通路；在vld_in后的5个时钟周期内，采用8路π值迭代通路计算对应并行通路的迭代初值，并在第5个时钟周期时将所有迭代初值输出至对应的迭代通路；步骤4，迭代阶段：采用8路π值迭代通路与两路δ通路共同运行计算交织地址，每一个时钟周期产生一个新的迭代值，在迭代过程中，8个输出接口输出对应的π值即交织地址。进一步地，所述8路π值迭代通路和两路δ通路为：π(2n)迭代通路、π(2n+1)迭代通路、迭代通路、迭代通路、迭代通路、迭代通路、迭代通路和δ(2n)迭代通路、δ(2n+1)迭代通路。进一步地，在迭代过程开始后，不断检测所述迭代通道的迭代输出，当该通道输出0时，代表迭代过程终止。进一步地，K的取值范围为1024-6144，且两个K间的最小数值间隔为32；f1与f2分别为奇数和偶数。进一步地，当自然地址为奇数时，交织地址为奇数；当自然地址为偶数时，交织地址为偶数。与现有技术相比，本专利技术的有益效果为：(1)本专利技术方法实现了一个低复杂度的四路八组并行交织地址生成器，资源占用少、功耗低，完成3GPP36.212协议中turbo交织地址计算功能，可并行输出4路奇偶交织地址。相比于传统的FPGA实现交织地址计算方案，基于ASIC的专用计算功能的硬件电路设计方案，具有更高性能；相比于专用的迭代初值计算方案，本专利技术的迭代器在初值计算阶段实现复用，可有效降低设计面积。(2)本专利技术采用门控时钟技术，可有效降低设计功耗。本专利技术的时钟门控率98.94％，采用TSMC90nm工艺库下最高可运行至1.1GHz，拥有较高的性能，500MHz时钟条件下在DC中综合后的面积约9536.9μm2，适用于大部分雷达通信一体化ASIC领域的实际需求。另外提供了自动化仿真脚本，支持Modelsim10.6环境下一键仿真可对设计进行快速验证。附图说明下面结合附图和具体实施例对本专利技术做进一步详细说明。图1为现有技术中的求和取余迭代器的电路结构图；图2为现有技术中的交织地址初值求解电路结构图；图3为本专利技术实施例的取余电路结构图；图4为本专利技术实施例中输入数据范围大于2K情况的δinit求解电路结构图。图5为本专利技术实施例的π(2n)迭代通路电路结构图；图6为本专利技术实施例的π(2n+1)迭代通路电路结构图；图7为本专利技术实施例的迭代通路电路结构图；图8为本专利技术实施例的迭代通路电路结构图；图9为本专利技术实施例的迭代通路电路结构图；图10为本专利技术实施例的δ(2n)迭代通路电路结构图；图11为本专利技术实施例的迭代通路电路结构图；图12为本专利技术实施例的迭代通路电路结构图；图13为本专利技术实施例的迭代通路电路结构图；图14为本专利技术实施例的δ(2n+1)迭代通路电路结构图；图15为本专利技术实施例的交织地址迭代完成检测时序图；图16为本专利技术实施例的交织地址生成模块的典型工作时序图；图17为本专利技术实施例的modelsim平台输出图；图18为本专利技术实施例的DC综合门控时钟率图；图19为本专利技术实施例的DC综合顶层模块；图20为本专利技术实施例的综合面积计算结果图。具体实施方式下面将结合实施例对本专利技术的实施方案进行详细描述，但是本领域的技术人员将会理解，下列实施例仅用于说明本专利技术，而不应视为限制本专利技术的范围。本专利技术实施例提供的四路并行LTE基4Turbo交织地址生成方法，包括以下步骤：步骤1，迭代公式优化：对原始交织地址的迭代公式进行优化，以消除原始迭代公式中的乘法运算和取余运算，得到优化后的迭代公式；进而获得四路并行4Turbo交织地址迭代公式；首先，消除乘法运算，按以下步骤进行：原始交织地址的迭代公式为：π(i+k)＝(f1(i+k)+f2(i+k)2)modK＝(if1+i2f2+kf1+2ikf2+k2f2)modK令δ(i)＝(kf1+2ikf2+k2f2)modK，则：π(i+k)＝(π(i)+δ(i))modK则δ(i)的迭代计算公式为：δ(i+k)＝(kf1+2(i+k)kf2+k2f2)modK＝(kf1+2ikf2+2k2f2+k2f2)modK＝(δ(i)+b)modK其中，π(i)为原始交织地址，k为迭代步长，b＝2k2f2，K为码块长度；然后，消除取余本文档来自技高网...

【技术保护点】
1.四路并行LTE基4Turbo交织地址生成方法，其特征在于，包括以下步骤：/n步骤1，迭代通路优化：对原始交织地址的迭代公式进行优化，以消除原始迭代公式中的乘法运算和取余运算，得到优化后的迭代公式；进而获得四路并行4Turbo交织地址迭代公式；/n步骤2，参数加载：在vld_in有效的第一个时钟周期，存储用户输入的K、f

【技术特征摘要】
1.四路并行LTE基4Turbo交织地址生成方法，其特征在于，包括以下步骤：
步骤1，迭代通路优化：对原始交织地址的迭代公式进行优化，以消除原始迭代公式中的乘法运算和取余运算，得到优化后的迭代公式；进而获得四路并行4Turbo交织地址迭代公式；
步骤2，参数加载：在vld_in有效的第一个时钟周期，存储用户输入的K、f1与f2；四路并行LTE基4Turbo交织地址输出格式为每路内部分为奇、偶顺序地址索引输出，共输出8组交织地址；8组交织地址的通式为π(2n)、π(2n+1)、其中K为码块长度，n为迭代次数；f1、f2为预设常数；
步骤3，迭代初值计算：根据四路并行4Turbo交织地址迭代公式设计对应的8路π值迭代通路和两路δ通路；在vld_in后的5个时钟周期内，采用8路π值迭代通路计算对应并行通路的迭代初值，并在第5个时钟周期时将所有迭代初值输出至对应的迭代通路；
步骤4，迭代阶段：采用8路π值迭代通路与两路δ通路共同运行计算交织地址，每一个时钟周期产生一个新的迭代值，在迭代过程中，8个输出接口输出对应的π值即交织地址。


2.根据权利要求1所述的四路并行LTE基4Turbo交织地址生成方法，其特征在于，所述对原始交织地址的迭代公式进行优化，具体为：
首先，消除乘法运算，按以下步骤进行：
原始交织地址的迭代公式为：
π(i+k)＝(f1(i+k)+f2(i+k)2)modK
＝(if1+i2f2+kf1+2ikf2+k2f2)modK
令δ(i)＝(kf1+2ikf2+k2f2)modK，则：
π(i+k)＝(π(i)+δ(i))modK
则δ(i)的迭代计算公式为：
δ(i+k)＝(kf1+2(i+k)kf2+k2f2)modK
＝(kf1+2ikf2+2k2f2+k2f2)modK
＝(δ(i)+b)modK
其中，π(i)为原始交织地址，k为迭代步长，b＝2k2f2，K为码块长度；
然后，消除取余运算：将迭代公式中的求余运算转化为判断被取余的数是否大于K且小于2K，若是，则对被取余的数进行一次减K运算；进而得到简化后的迭代公式：






其中，0≤δ(i)<K，0≤π(i)<K，0≤π(i)+δ(i)<2K。


3.根据权利要求2所述的四路并行LTE基4Turbo交织地址生成方法，其特征在于，所述四路并行4Turbo交织地址迭代公式为：
设四路并行交织地址初始值πinit，p＝0,1,2,3分别表示四路并行数索引，P＝4代表并行数，交织后输出的每路地址序列长度为：



易知i＝p·L和K＝P·L，将其带入原始交织地址公式得：
πinit(i)＝[(f1+if2)×i]modK
＝[(f1+pLf2)×pL]mod(P·L)
＝{[(f1+pLf2)×p]modP}×L
取迭代步长k＝2，则各路交织地址初始值化简为：
当i＝0时，π(i)＝0；
当i＝1时，π(i)＝(f1+f2)modK，由于f1+f2∈(0,K)，则π(i)＝f1+f2；
当时，即并行通道索引p＝1：



根据3GPP36.212协议表中已知条件为Kmod32＝0，则有Kmod4＝0，得到
式子进一步化简为：



上式等价于：



当时，即并行通道索引p＝2：



当时，即并行通道索引p＝3：



同理，推导出：



当时，
当时，
当时，
δ(i)迭代时的初始值，迭代步长k＝2情况下的δ(i)迭代公式为：
δ(i+2)＝(δ(i)+b)modK；其中b＝8f2
当i＝0时，δ(0)＝(2f1+4f2)modK；
当i＝1时，δ(1)＝(2f1+8f2)modK；
当时，

【专利技术属性】
技术研发人员：曹运合，郭超，孙正源，李城，牛艺锋，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61