半导体器件及其制造方法技术

一种半导体器件及其形成方法。该半导体器件包括隧道绝缘层、包含掺杂剂的电荷储存层以及插入在隧道绝缘层与电荷储存层之间的扩散阻障层，该扩散阻障层包括碳、氮或氧中的至少一种。

【技术实现步骤摘要】
半导体器件及其制造方法本申请是申请号为201610124808.X、名称为“半导体器件及其制造方法”的专利技术专利申请的分案申请。相关申请的交叉引用本申请要求2015年9月22日提交的申请号为10-2015-0134203的韩国专利申请的优先权，其全部内容通过引用整体合并于此。
本专利技术的方面涉及一种半导体器件及其制造方法，更具体地，涉及一种三维半导体器件及其制造方法。
技术介绍
即使电源被断开，非易失性存储器件也维持储存在半导体器件中的数据。非易失性存储元件包括用于储存数据的存储单元，且存储单元具有这样的结构：在其中顺序地层叠隧道绝缘层、浮栅、电荷阻挡层和控制栅电极。隧道绝缘层可以由氧化物层形成，以及浮栅可以由包括高浓度掺杂剂的硅层形成。然而，在包括高浓度掺杂剂的硅层的沉积工艺和后续的热处理工艺中，包括在浮栅中的掺杂剂可以扩散至隧道绝缘层中。在这种情况下，可能降低隧道绝缘层的层质量，且可能破坏存储器件的特征。
技术实现思路
各种实施例针对一种具有改进的隧道绝缘层的层质量的半导体器件及其制造方法。根据一个实施例，一种半导体器件可以包括：隧道绝缘层、包括掺杂剂的电荷储存层以及插入在隧道绝缘层与电荷储存层之间的扩散阻障层，该扩散阻障层包括碳、氮或氧中的至少一种。根据一个实施例，一种半导体器件可以包括：交替层叠的导电层和绝缘层、穿透交替层叠的导电层和绝缘层的沟道层、围绕沟道层的隧道绝缘层、插入在隧道绝缘层与导电层之间的电荷储存图案以及插入在隧道绝缘层与电荷储存图案之间的扩散阻障图案，该电荷储存图案包括掺杂剂，该扩散阻障图案包括氮、碳或氧中的至少一种。根据一个示例性实施例，一种半导体器件可以包括：交替层叠的导电层和绝缘层；沟道层，穿透交替层叠的导电层和绝缘层；隧道绝缘层，围绕沟道层；扩散阻障层，围绕隧道绝缘层，该扩散阻障层包括氮、碳或氧中的至少一种；电荷储存图案，插入在扩散阻障层与绝缘层之间，该电荷储存图案包括掺杂剂；以及电荷阻挡层，插入在电荷储存图案与绝缘层之间以及插入在电荷储存图案与导电层之间。根据一个实施例，一种用于制造半导体器件的方法可以包括：在衬底上形成隧道绝缘层，在隧道绝缘层上形成包括碳、氮或氧中的至少一种的扩散阻障层，以及在扩散阻障层上形成包括掺杂剂的电荷储存层。附图说明图1是图示根据一个实施例的扩散阻障层的结构的平面图；图2A至图2D是图示根据一个实施例的半导体器件的结构的平面图；图3A至图3C是图示根据一个实施例的制造半导体器件的方法的剖视图；图4A至图4D是图示根据一个实施例的制造半导体器件的方法的剖视图；图5A至图5F是图示根据一个实施例的制造半导体器件的方法的剖视图；图6和图7是图示根据一个实施例的存储系统的配置的框图；以及图8和图9是图示根据一个实施例的计算系统的配置的框图。具体实施方式在下文中，将参照附图来详细描述各种示例性实施例。在附图中，可能为了图示方便而夸大了组件的厚度和长度。在下面的描述中，为了简便和简洁可以省略对相关功能和构成的详细描述。贯穿本公开，附图标记直接对应于本专利技术的各个附图和实施例中的相同编号的部分。应当容易理解的是，本公开中的“…上”和“…之上”的意思应当以最宽泛的方式来解释，使得“…上”不仅意味着“直接在…上”，还意味着通过它们之间的中间特征或中间层而在某物“上”，以及“…之上”不仅意味着直接在顶部，还意味着通过它们之间的中间特征或中间层而在某物的顶部上。图1是图示根据一个实施例的扩散阻障层的结构的平面图。参见图1，根据一个实施例的扩散阻障层12可以插入至隧道绝缘层11与电荷储存层13之间。扩散阻障层12可以包括掺杂杂质，该掺杂杂质包括碳(C)、氮(N)或氧(O)中的至少一种。隧道绝缘层11可以包括例如氧化物材料。电荷储存层13可以例如为包括用高浓度的N型或P型杂质掺杂剂掺杂的多晶硅层的浮栅。可选地，电荷储存层13可以包括氮化物材料、纳米点、相变材料等中的至少一种。如上所讨论的，扩散阻障层12可以例如为用碳(C)、氮(N)或氧(O)中的至少一种掺杂的硅层。该硅层可以例如为具有晶粒结构的结晶硅层，例如，多晶硅层。此外，碳(C)、氮(N)或氧(O)中的至少一种可以位于晶粒、晶界或晶格缺陷的至少一种中。在执行沉积工艺、热处理工艺等时，包括在电荷储存层13中的N型或P型杂质掺杂剂可以经由晶粒、晶界或晶格缺陷中的至少一种而扩散至隧道绝缘层11。相应地，可以通过使掺杂的碳(C)、氮(N)或氧(O)中的至少一种位于电荷储存层13与隧道绝缘层11之间的扩散阻障层12的晶粒、晶界或晶格缺陷的至少一种中来阻挡P型或N型杂质掺杂剂的扩散路径。此外，当掺杂碳(C)、氮(N)或氧(O)中的至少一种时，可以降低硅层中的晶粒的尺寸。相应地，可以防止P型或N型杂质掺杂剂的扩散。因此，可以防止包括在电荷储存层13中的P型或N型杂质掺杂剂扩散至隧道绝缘层11。例如，扩散阻障层12可以为包括碳、氮或氧中的至少一种的第一掺杂硅层12B。在另一个实施例中，扩散阻障层12可以包括第一掺杂硅层12B和第二掺杂硅层12C，第一掺杂硅层12B包括碳、氮或氧中的至少一种，第二掺杂硅层12C包括碳、氮或氧中的一种以及N型或P型杂质。在另一个实施例中，扩散阻障层12可以包括未掺杂硅层12A、第一掺杂硅层12B(如上所述)和第二掺杂硅层12C(如上所述)。此外，扩散阻障层12可以仅由第一掺杂硅层12B形成、仅由第二掺杂硅层12C形成、由第一掺杂硅层12B和第二掺杂硅层12C的组合形成，或者未掺杂硅层12A与第一掺杂硅层12B或第二掺杂硅层12C中的至少一种的组合形成。必要时可以改变形成扩散阻障层的各种硅层的布置次序。N型杂质可以为例如磷(P)，以及P型杂质可以为例如硼(B)。因此，第二掺杂硅层12C可以包括碳和磷、氮和磷、氧和磷、碳和硼、氮和硼或者氧和硼。此外，第二掺杂硅层12C中包括的N型杂质或P型杂质可以与电荷储存层13中包括的N型或P型杂质相同。第一掺杂硅层12B可以具有比未掺杂硅层12A小的厚度。此外，第一掺杂硅层12B可以具有比第二掺杂硅层12C小的厚度。随着层的厚度更小，可以减小层的晶粒尺寸。相应地，第一掺杂硅层12B可以具有比第二掺杂硅层12C小的晶粒尺寸。此外，即使第一掺杂硅层12B中包括的晶粒是通过后续的热处理工艺来生长的，晶体生长速率也可以随第一掺杂硅层12B的厚度减小而降低。此外，掺杂剂的扩散速度可以随第一掺杂硅层12B的晶粒尺寸减小而降低。相应地，通过控制扩散阻障层12的厚度，可以有效地防止掺杂剂的扩散。例如，未掺杂硅层12A的厚底可以为大约至大约第一掺杂硅层12B的厚度可以为大约至大约第二掺杂硅层12C的厚度可以为大约至大约以及电荷储存层13的厚度可以为大约至大约在可选实施例(未示出)中，扩散阻障层12可以为电荷储存层13的一部分。例如，电荷储存层13可以由多层形成，且多层中的一部分可以为扩散阻障层12本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n隧道绝缘层；/n电荷储存层；以及/n扩散阻障层，所述扩散阻障层插入在所述隧道绝缘层与所述电荷储存层之间，所述扩散阻障层包括掺杂有碳、氮或氧中的至少一种的硅层。/n

【技术特征摘要】
20150922 KR 10-2015-01342031.一种半导体器件，包括：
隧道绝缘层；
电荷储存层；以及
扩散阻障层，所述扩散阻障层插入在所述隧道绝缘层与所述电荷储存层之间，所述扩散阻障层包括掺杂有碳、氮或氧中的至少一种的硅层。


2.如权利要求1所述的半导体器件，其中，所述电荷储存层形成为多层结构。


3.如权利要求1所述的半导体器件，其中，所述碳、氮或氧中的至少一种位于掺杂硅层的晶粒、晶界或晶格缺陷中的至少一种中，以防止所述电荷储存层中包括的掺杂剂扩散至所述隧道绝缘层中。


4.如权利要求1所述的半导体器件，其中，所述扩散阻障层包括：
未掺杂硅层，所述未掺杂硅层接触所述隧道绝缘层；以及
掺杂硅层，所述掺杂硅层插入在所述未掺杂硅层与所述电荷储存层之间，所述掺杂硅层包括碳、氮或氧中的至少一种。


5.如权利要求4所述的半导体器件，其中，所述掺杂硅层具有比所述未掺杂硅层小的厚度。


6.如权利要求1所述的半导体器件，其中，所述扩散阻障层包括：
第一掺杂硅层，所述第一掺杂硅层接触所述隧道绝缘层，所述第一掺杂硅层包括碳、氮或氧中的至少一种；以及
第二掺杂硅层，所述第二掺杂硅层插入在所述第一掺杂硅层与所述电荷储存层之间，所述第二掺杂硅层包括碳、氮、氧中的至少一种并且包括硼B或磷P。


7.如权利要求6所述的半导体器件，其中，所述第一掺杂硅层具有比所述第二掺杂硅层小的晶粒尺寸。


8.如权利要求6所述的半导体器件，其中，所述第一掺杂硅层具有比所述第二掺杂硅层小的厚度。


9.如权利要求1所述的半导体器件，其中，所述扩散阻障层包括：
未掺杂硅层，所述未掺杂硅层接触所述隧道绝缘层；
第一掺杂硅层，所述第一掺杂硅层接触所述未掺杂硅层，所述第一掺杂硅层包括碳、氮或氧中的至少一种；以及
第二掺杂硅层，所述第二掺杂硅层插入在所述第一掺杂硅层与所述电荷储存层之间，所述第二掺杂硅层包括碳、氮、氧中的至少一种并且包括硼B或磷P。


10.一种半导体器件，包括：
交替层叠的导电层和绝缘层；
沟道层，所述沟道层穿透所述交替层叠的导电层和绝缘层；
隧道绝缘层，所述隧道绝缘层围绕所述沟道层；
电荷储存图案，所述电荷储存图案插入在所述隧道绝缘层与所述导电层之间；以及
扩散阻障图案，所述扩散阻障图案插入在所述隧道绝缘层与所述电荷储存图案之间，所述扩散阻障图案各自包括掺杂有氮、碳或氧中的至少一种的硅层。


11.如权利要求10所述的半导体器件，其中，所述电荷储存图案中的每个形成为多层结构。


12.如权利要求10所述的半导体器件，其中，所述碳、氮或氧中的至少一种位于掺杂硅层的晶粒、晶界或晶格缺陷中的至少一种中，以防止所述电荷储存层中包括的掺杂剂扩散至所述隧道绝缘层中。


13.如权利要求10所述的半导体器件，其中，所述扩散阻障图案中的每个包括：
未掺杂硅层，所述未掺杂硅层接触所述隧道绝缘层；以及
掺杂硅层，所述掺杂硅层插入在所述未掺杂硅层与所述电荷储存图案中的对应的一个电荷储存图案之间，所述掺杂硅层包括氮、碳或氧中的至少一种。


14.如权利要求10所述的半导体器件，其中，所述扩散阻障图案中的每个包括：
第一掺杂硅层，所述第一掺杂硅层接触所述隧道绝缘层，所述第一掺杂硅层包括碳、氮或氧中的至少一种；以及
第二掺杂硅层，所述第二掺杂硅层插入在所述第一掺杂硅层与所述电荷储存图案中的对应的一个电荷储存图案之间，所述第二掺杂硅层包括碳、氮或氧中的至少一种并且包括硼B或磷P。


15.如权利要求14所述的半导体器件，其中，所述第一掺杂硅层具有比所述第二掺杂硅层小的晶粒尺寸。


16.如权利要求10所述的半导体器件，其中，所述扩散阻障图案中的每个包括：
未掺杂硅层，所述未掺杂...

【专利技术属性】
技术研发人员：杨永镐，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR